首页/文章/ 详情

如何在 Clarity 3D Solver 中设置 Patch 天线模型和频域模拟分析

11月前浏览537
适用于 PCB、IC 封装和连接器不同结构的完整 3D 电磁全波求解方案-- Clarity 3D Solver,其 3D Workbench 提供了简单易用的图形用户界面(GUI),能高效进行各式设计的 S 参数萃取和精准的电磁仿真分析。


本文将以中心频为 2.755GHz 的贴片天线(Patch Antenna)为例,一步步带您快速了解如何使用 Clarity 3D Workbench 设置模拟环境并得到 S参数,以及 3D 远场辐射场型图。


步骤一:创建模拟模型


1

创建一个命名为 “Patch_Antenna” 的新 project

选择 File > New:


 


再选择 File > Save As,文件名输入 Patch_Antenna 后存档:


 


2

设定 Patch Antenna 各项设计参数

选择 Edit > Parameters,按鼠标右键选择 Add,按以下表格添加各参数名称及其数值,设定完成后按 OK:


 


3

通过参数建立模拟模型

点击 Parts > Create box,在 Modeler 窗口内任意点选3个点建立出 Box 对象:


 


根据序创建四个 Box,并根据前一个步骤设定好变量,套入以下各个 Box 对象的 Position 以及 Size 字段并重新命名 Box 名称:


 


初步编辑好的模型如下图:


 


4

点击 “Inset_primitive” 对象后右键复 制(CTRL+C),并粘贴(CTRL+V),然后编辑复 制后的 “Inset_primitive1” 对象 Position 资料

 


接着同时将 “Patch”、“Inset_primitive”、“Inset_primitive1” 三个对象选取后,点击 Modeller > Boolean > Subtract,出现如下右图所示,按OK:


 


完成后的模型应如下图所示:

 


5

设定对象材料特性

点击 “Sub” 对象,在 Property 窗口的 Material 栏位中选择下方按键:

 


开启 Material Manager 窗口:


 


通过 Material Manager,可以新增内建的材料到 Project中。


勾选 Show Material Library,选择 FR4_4.5 和 copper 后,点击 Export to Design,按 OK,即可新增 Project 所需的 PCB 材质 FR4 以及金属铜(Copper) ,接着关闭 Material Manager 窗口。


 


接着如下图所示,在 “Sub” 对象的 Material 下拉菜单中选择 FR4_4.5,另外将其他对象“Patch”、“ Ground”、“Feed_Line”的Material选择设定至copper。


 


步骤二:模拟设定与分析


6

为了能够进行模拟,必须设定激发端口(ports)于设计中

“Shift+E” 切换到 Edge 选择模式 > 选择 “Feed-Line”对象底面 >  右键并选择 Create Curve from Edges:


 


 


在 Project 窗口中,选择新产生的 “Feed_Line_1”对象,并在模型窗口中按右键选择 Sweep > Along Vector,依序点选下图(1,2)板边两个点,完成Feed port 对象:


 


7

Lumped port 设定

选择“Feed_Line_1”对象,按右键点击 Assign Excitations > Lumped Port


 


在 Port Definition 弹出窗口中按 Next,点击 位置1 以及双点击 位置2 ,再按下 Finish 键:


 


可以从 Project 窗口中选择 Port,确认 Lumped port 是否设定正确。


 


8

接着产生模拟边界,并设定边界条件

在菜单中点选 Parts > Bounding Box,选择 Absolute offset,并将值设定至 50mm,按 OK:


 


“Shift+F” 切换至 Face 选择模式,接着从 Project 中选择 BoundingBox ,在模拟窗口中按右键,选择 Assign Boundary Conditions > ABC:


 


以上步骤就已经完成 Patch 天线的模型(Model)编辑。


9

设定模拟解析频率为 2.755GHz,模拟频率范围 2.25 到 3.25GHz,以 5MHz 为一个step size

于上方选单中点选 Solver > Analysis Setup > Simulation Options > Frequency Setting ,在 Solution Frequency 字段里输入 2.75e+9 并设置频率范围后按下 Refresh,接着勾选 Save mesh and fields 、以及 2.755GHz 的 Near field 和 Far field:


 


10

在 Mesh Option 中,使用 Isotropic Mesh, Local Map 选项,并将 Max edge length for signal net 选择至 Auto:

 


11

依照电脑硬件性能,设定软件模拟资源

点击Solver > Simulation > Set up Computer Resources:


 


12

一切准备就绪,现在可以开始进行模拟了,点击 Start Simulation,其图标为:

 


13

模拟完成后,从 Project 窗口中展开 Results 标签,即可以开始检视模拟结果

在 XY-Plot 按右键 选择 XY Plot,查看 S参数:


 


14

3D 远场辐射增益场型图查看设定

在 Results > FarField 鼠标右键选择 Far Field Plot,接着在 3D-Plot 右键点击 Add Plot ,在 Add 3D-Plot 窗口中选择 Gain > GainTotal > dB,按下 Create New plot 键后,双击  1/2.755GHz/Gain/GainTotal/dB,即可出现场形图:


 


如欲将远场(Far Field)场型图结合模拟Model 一同显示,可点击图标:

 

在显示的3D Farfield Options 窗口中,勾选 Display Model Geometry 后按OK:


 


结语


以上为如何使用 Clarity 3D Workbench 设置Patch天线模型并且进行频域分析模拟的操作说明。


其模拟结果不仅能呈现 Patch天线的回波损耗(Return Loss)以及 3D 远场辐射增益场型图( 3D Far Field Radiation Gain Pattern),其他常用业界报告的 2D 辐射场型图 (2D Radiation pattern plot )、近场电流分布等等指标亦都能在Clarity 3D Workbench 中轻松设定。

     

   
来源:Cadence楷登
ACTWorkbenchSystem信号完整性汽车电子UM材料CadencePLM
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-10-26
最近编辑:11月前
Cadence楷登
签名征集中
获赞 4粉丝 125文章 694课程 0
点赞
收藏
作者推荐

技术博客 I 3D-IC 和异构集成的优势

本文要点3D 集成电路从平面工艺发展而来,创造了具有多个特征层的多层半导体封装。3D 集成电路主要在三个方面具有优势,分别是功耗、信号时序和混合信号集成。3D 集成是异构集成的基础,将更多不同的功能整合到一个单一的封装中。3D 集成电路的优势有目共睹,因此现代芯片中也使用了 3D 结构,以提供现代高速计算设备所需的特征密度和互连密度。随着越来越多的设计集成了广泛的功能,并需要一系列不同的特征,3D 集成将与异构集成逐渐融合,将不同的芯片设计整合到一个单一的封装。本文将概述3D 集成电路的优势,以及它们如何助力未来的先进设备实现异构集成。13D 集成电路的优势在 VLSI 设计中,3D 集成电路的一般结构相对简单,如下图所示。在这种类型的系统中,集成电路是通过将特征层堆叠在一起而构成的。通过垂直堆叠单个裸片/晶圆层,在两个电路之间传递电信号所需的连接长度就会缩短。这种更短的互连造就了 3D 集成电路的优势。 3D 集成电路的结构;图片来源:ARM23D 集成电路的四大优势功耗更低自 20 世纪 90 年代末以来,为了降低功耗,设计人员开始缩小封装尺寸,采用新颖的互连设计。在某种程度上,在集成电路中缩小封装尺寸的唯一方法是以 3D 方式堆叠设计。缩短互连长度可以降低功耗,因为互连长度上的直流电阻损耗较低。这一点非常重要,因为设计已经扩展到更小的技术节点,需要更薄的互连和更大的直流电阻。信号转换更快由于在这些设计中使用了较短的互连,垂直互连的总电容比水平互连的要小。这意味着互连中的信号将具有较低的 RC 时间常数,可以在接通和断开状态之间进行更快的转换。此外,由于总的寄生电容较低,互连上的信号延迟也较低,确保了开关从输入到输出的传播速度。得益于这些因素,数字信号的串行数据速率更快。模拟和数字集成3D 集成可以将模拟和数字电路块集成到同一个封装中,减少了信号完整性问题,而且不会大幅度增加封装尺寸。在这些封装中,数字和模拟模块可以通过平面排列的方式彼此分开。尽管如此,在不过度增加封装尺寸的情况下,仍然可以在垂直方向上为每个模块添加更多的功能。通过将模块隔离到各自的区域内,更容易控制串扰和噪声耦合,在设计中不会产生重大的信号问题。节省空间最后,由于封装尺寸更小,最明显的优势是可以节省空间。垂直堆叠的 3D 集成电路可以做到非常薄,与将电路模块分散在半导体裸片的广阔空间内相比,3D 集成颇具优势。因此,更多的元件和功能可以整合在一块 PCB 上,实现密度更高的设计和高级封装。尽管这些封装很实用,在信号完整性方面也有优势,但仍需要使用仿真工具来确保设计按预期运行。在电路层面,通过 SPICE 仿真来评估可靠性,并通过场求解器应用来进行物理布局和封装层面的仿真。先进的封装应采用多物理场分析方法,以评估热可靠性。集成电路设计师最好能在原型设计前发现封装问题,并尽早优化设计。3异构集成的未来发展2019 年,三家 IEEE 协会(电子封装协会、光子学会和电子器件协会)共同发布了异构集成路线图 (Heterogeneous Integration Roadmap,即HIR) 。该路线图规定了异构集成系统的性能基准,其中多个电路和器件集成到一个半导体封装中。此类设计是真正的系统级封装 (systems-in-package,即SiP),其中多个半导体裸片器件集成到同一个封装内。 AMD Fiji GPU 中使用的异构架构;图片来源:Design007,2020 年 10 月刊这种新形式的 IC 设计看起来和 PCB 设计工程师在电路板上所做的工作一样。这些器件已经利用了 3D 集成的优势,即多个 3D 集成电路被组合并连接到同一个封装中。集成电路设计师可以采取更加模块化的方式进行半导体设计,将不同裸片上的多个器件用硅基板、玻璃基板或在晶圆上作为单片集成电路集成到同一封装中。实现这种模块和功能集成主要归功于硅通孔 (through-silicon via,即 TSV)。最早在中介层上用 TSV 实现芯片堆叠的器件之一是 CMOS 成像传感器。TSV 被用来通过传感器上的中介层形成互连,以连接片上读出电路。高速计算处理器可以采用类似的封装方式;这方面的第一个例子是 AMD 的 Fiji GPU(见上文),该产品已于 2017 年发布,使用 TSV 中介层将内存和图形处理器集成在一个封装中。随着封装技术越来越先进,这种类型的集成预计将继续发展完善。芯片、裸片-晶圆/裸片-裸片结构和多芯片模块都体现了现代集成电路中的 3D 集成和更大的特征密度。 3D 集成电路将在高速计算处理器中得到应用如果想为专门的应用开发更先进的器件,设计师将继续采用带有异构集成的 3D 设计方法。如果想在设计中实现 3D 集成电路的所有优势,可以使用 Cadence 的全套系统分析工具。VLSI 设计师可以将多个特征模块集成到新的设计中,并定义连接,实现持续集成和扩展。强大的场求解器提供全套软件仿真功能,与电路设计和 PCB 布局软件集成,打造完整的系统设计工具包,适用于各类应用和各种复杂程度的设计。想要进一步了解 3D 集成和多个堆叠裸片封装的设计挑战、生态系统要求和所需的解决方案吗? 来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈