ADS精品课VIP群学员分享：我的DDR设计信号完整性学习笔记

本课适合哪些人学习：

1、从事 DDR4/DDR5 设计的硬件工程师、PCB Layout 工程师

2、聚焦高速电路设计的仿真工程师（SI/PI 方向）

3、学习《ADS 信号完整性 SIPI 仿真视频课程》的学员，希望实现知识落地

4、理工科院校电子信息、微电子相关专业学生（侧重实战应用）

5、面临 DDR 信号完整性问题（串扰、反射、时序偏差）的技术从业者

你会得到什么：

ADS精品课VIP群学员分享的回放《我的DDR设计信号完整性学习笔记》

课程介绍：

在高速电路设计中，DDR 作为核心存储单元，其信号完整性直接决定了系统稳定性与传输效率。随着 DDR4/DDR5 的广泛应用，信号速率持续提升，传输线反射、串扰干扰、电源噪声、阻抗失配等问题愈发突出 ——Fanout 区域走线密集导致串扰超标、电源域隔离不佳引发信号失真、眼图质量恶化造成误码… 这些痛点往往让工程师陷入 “设计 - 仿真 - 整改” 的循环。

本期直播是主讲人基于《ADS信号完整性SIPI仿真视频课程-帮你拿到高速电路设计入门的钥匙》的系统学习，与同行和学习者分享他个人DDR设计仿真宝贵经验和学习心得，强烈推荐读者报名“半个射频工程师”2026年1月4日加餐直播的线上讲座《零基础入门DDR仿真：学习方法，仿真流程与案例应用精讲》

一、主讲人介绍

• 礁石，ADS精品课学员，深耕半导体封装领域十余年，聚焦功率器件、5G 组件及先进封装技术研发。

• 2015-2020 年，任工艺工程师，主导功率器件新品全流程导入，实现从工艺规划到量产调试的闭环管理。2020-2025 年，任封装工程师，参与 5G 核心组件开发，主导毫米波相控阵雷达封装设计，建 bump / 基板 / 封装厂三级管理体系，优化封装设计规则与库管理。

• 2025 年至今，任封装设计工程师，负责 BMC 封装设计，涵盖电热、SI/PI 仿真及封装、layout 工作，坚持以仿真驱动设计，助力高可靠封装产品落地。

二、主讲内容

1、基础铺垫：DDR 信号与设计核心规范（从讲义到实战）

（1）DDR 关键信号深度解析：命令地址信号（A/BA/BG/CAS_n 等）、数据选通信号（DQ/DQS_t/DQS_c）、时钟信号（CK_t/CK_c）的功能原理与传输特性

（2）设计底层规范：管脚定义与 Pinmap 规划技巧（电源 / 地 / 信号布局比例、同组同层设计原则）

（3）叠层与电源地规划核心：介质材料选择（SR1/GHPL-830NS 等）、厚度参数（PP 层 20um~30um 最优方案）、电源域隔离（VDD/VDDQ/VREF 独立供电设计）

（4）阻抗控制基础：单端信号（40/45/50Ω）与差分信号（80/90/100Ω）的阻抗要求与设计逻辑

2、仿真落地：ADS 工具在 DDR 设计中的精准应用

（1）传输线仿真实战：基于 ADS 的参数扫描（D12 厚度 20~60um 对比），验证线宽、介质厚度对阻抗的影响（35um 线宽单端 50Ω 最优配置）

（2）串扰抑制仿真：

• 单端信号：线间距与串扰强度关联（S≥140um 时远端串扰＜-26dB）

• 差分信号：90Ω/100Ω 差分对的 W/S 参数配置（如 20/52um 对应 100Ω 差分阻抗），组间间距控制标准（＜65um 时串扰＜-34dB）

（3）眼图与损耗仿真：传输线损耗对眼图质量的影响机制，基于 ADS 的眼图优化方案（加重与均衡技术应用）

（4）电源完整性仿真：IR 压降、平面谐振仿真流程，去耦电容选型与布局仿真验证

（5）拓扑仿真：CA Fly-by 拓扑的反射抑制与 SSN 降低仿真，DDR4 高密度设计适配技巧

3、实战整改：DDR 设计常见问题与避坑指南

（1）Fanout 区域优化：细密走线的阻抗匹配方案（薄介质层设计 地过孔增强）

（2）时序约束落地：等长控制标准（DQ 与 DQS≤5ps、CLK 差分对≤1ps）、蛇形线处理技巧

（3）端接匹配选择：串行端接（22Ω~33Ω 串联电阻）与并行端接的仿真对比与场景适配

（4）仿真与实测差异分析：基于 ADS 仿真数据（S 参数、Zin 阻抗曲线）的问题定位方法

4、学习方法论：从课程到项目的能力转化

（1）《ADS 信号完整性 SIPI 仿真课程》核心知识点提炼（传输线、串扰、电源完整性等模块的 DDR 适配）

（2）仿真笔记整理技巧：重点难点标注、参数配置模板、案例复盘框架

（4）ADS 仿真高效操作：快捷键、参数优化、仿真结果可视化技巧。

课程相关图片：