上电时序不对，排查了两天，最后发现原因竟然是......
今天群里一个群友吐槽，做电路板调试时，原理图与BOM不符，原理图上画的是2.2nF的电容，但是实际上贴了个2.2uF，坑了这群友将近2天。（我就说这群友平时在群里很活跃，怎么这两天不见说话了呢）。 电路示意图大概是这样的。实际板子上，上图中的2.2nF被错误的贴了个2.2uF。这是一个PMIC电路中，BOOST输出端有一个PMOS开关器件，这个PMOS的D极对G极并了一个2.2nF的电容，这个 电容的作用本来是减缓输出电压上电速度。也就是说，在没有这个电容的时候，PMOS会快速打开，Vout的爬升速率比较快，这会导致PMIC瞬间输出电流比较大，可能会造成电压跌落等其他问题。但是去掉并不影响电路的基本功能。 而如果这个2.2nF的电容位被错误的焊接一个2.2uF，事情可能就不太一样了。我们都知道MOS管开启过程中有一个平台叫米勒平台，也就是说管子打开的过程中，GD和GS之间的寄生电容会导致管子打开是有一个台阶。但是一般情况下，MOS的GD和GS之间的寄生电容并不大，所以造成的米勒效应的影响在一些应用中是可以忽略的，在另一些应用中甚至可以利用。但是这时候直接给GD之间的寄生电容上并一个2.2uF电容。就会导致管子开启到米勒平台时不仅会有一个很长时间的平台，甚至电压产生了跌落。 在波形上看，就是上图中的绿色波形，上升到一半的时候开始跌落，然后再次爬升，跌落，最后才稳定到设定输出的电压值。这个过程中像极了我买的股票。 最终排查出这个电容值不对，去掉之后，Vout的波形终于恢复正常了。 其实我一直觉得，让硬件工程师本人Debug自己设计的板子，有时候过程反而会比较曲折。拿今天这个案例中的2.2nF电容贴错这件事来说，硬件工程师一般测试发现输出不对的时候，大概率会怀疑是自己的原理图画错了，并反复检测、验证原理图。也会怀疑焊接问题，但是往往怀疑的是是不是虚焊了、连锡了，甚至会怀疑是不是器件有问题，会排查电阻值对不对，但是往往会忽略电容值的情况。 而这种情况下，如果换一个人就能很容易的跳出原理图、布局布线层面的考虑。根据上电时序不对的情况，推测出大概率和电容相关，尤其是本案例中这个跌落和米勒平台搅在一起，这就更容易联想到是否有一个超级大的米勒电容在作祟。本号对所有原创、转载文章的陈述与观点均保持中立，推送文章仅供读者学习和交流。文章、图片等版权归原作者享有，如有侵权，联系删除。
著作权归作者所有，欢迎分享，未经许可，不得转载
首次发布时间：2026-07-15
最近编辑：3月前
作者推荐
