一块好用的嵌入式AI主板，是从原理图里一点点抠出来的。

高压和中压GaN开关管，开关速度是真快，但快有快的代价，对PCB布局的要求也高了。最近翻到英飞凌一份关于CoolGaN的PCB布局指南，专门讲这个事儿的。先帮你把布局里的关键概念捋清楚，让你明白难点在哪，然后再告诉你该怎么优化，才能在SMPS应用里把电气性能和热性能都兼顾住，让GaN真正发挥出该有的水平。这份文档一共29页，从半桥拓扑的电流路径讲到互感和部分电感，从栅极驱动布局讲到同步整流并联均流，还讲了散热。今天把这份PDF分享给大家，文末有获取方式。内容简介这份文档开篇就点了一个很反直觉的事实：并不是所有导电路径都需要追求最低电感。你比如半桥拓扑里的电感路径，人家本来就是个感性路径，你非要把那点寄生电感抠到极致，意义不大。真正要命的是电压端口那一侧的直流母线。因为晶体管开关瞬间，电流是激励函数，电压是结果。硬开关导通时，漏极电流变化产生的di/dt，在寄生电感上产生的L·di/dt反应电压，直接叠加在晶体管两端。文档里给了一组方案数据，挺震撼的：TO-247通孔封装，功率回路电感约15nH，9A/ns下过冲135V。假设母线400V，设计规范要求峰值不超过额定电压的80%，也就是480V。135V的过冲直接让峰值干到535V，650V的管子都扛不住。怎么办？只能降开关速度，增大栅极驱动阻抗。但这就等于自废武功，GaN的优势全没了。换TOLL表面贴装，单侧回流路径，回路电感降到9nH，过冲81V，刚好卡在480V设计目标上。如果做双侧回流，降到6nH，过冲54V，母线泵到420V都还有裕量。TOLT顶部散热封装，电容放背面，也是6nH；电容和晶体管放同一面，能压到5nH，过冲45V。从135V到45V，差的不是管子，是布局。这份文档最值钱的地方，是它把封装电感这个概念给拆穿了。规格书里写的封装电感，比如2.1nH，那是部分电感，假设回流路径在无限远处。但实际PCB上，回流路径就在晶体管正下方，互感会把这个值削掉一大截。所以SMT封装的封装电感不是固定值，它取决于你怎么布回流路径。那问题来了，Q1下面要打过孔散热怎么办？文档也说得很清楚：散热过孔阵列一打，接地回流路径上就得挖空，横向环路一出来，回路电感直接从2.8nH飙到8.8nH，三倍。顶部散热封装就是来解决这个矛盾的。晶体管下面不用打散热过孔，电气布局和散热路径解耦，接地平面和+BUS平面还能当法拉第屏蔽层用。文中电容和晶体管同面布局，配合顶部散热，回路电感4.9nH，整个PCB背面通过完整接地平面与开关节点屏蔽隔离。栅极驱动那部分也值得细看。文档里有一个理念：把所有栅极驱动器组件布置在一个共用回流平面之上。 图13和图14那个布局，所有走线都在顶层，看起来已经很紧凑了，导通回路2.7×9.8mm，估算电感12nH。但把回流路径移到第二层，利用0.18mm的层间距，Z向尺寸直接替代Y向，电感降到2.5nH，五倍提升。还有一个坑，很多工程师可能踩过：高侧栅极驱动电路跨越了直流母线接地平面。文档里图17到图19做了实验，高侧栅极对地加10pF电容，导通dv/dt从2V/ns被进一步减慢，波形直接振荡。图19那个例子更狠，横向换流回路向栅极驱动电路注入H场，硬开关导通引发持续振荡。布局的妥协，有时候不是选A还是选B，而是你得知道A和B各自会死在哪里。这份文档一共29页，从半桥二端口网络讲到互感和部分电感，从TOLL单侧回流讲到TOLT顶部散热，从栅极驱动布局讲到同步整流并联均流。表2最后总结的那十几条建议，是基于这些分析和案例归纳出来的。英飞凌的这份布局指南，把GaN高速开关的PCB设计讲的挺好。做SMPS的硬件工程师，尤其是正在从硅往GaN转的，值得花半小时细读一遍。来源：硬件笔记本