硬件工程师必背：EMC 设计十大原则，90% 项目都适用
上周一个做了三年硬件的朋友找我帮忙，说他们做的工控板卡又没过EMC测试。这已经是第三次整改了，每次改完这里，那边又出问题，搞得心力交瘁。
其实这种情况我见得太多了。很多工程师做设计的时候，都是凭经验、凭感觉，缺乏系统性的EMC设计思路。等测试不过了再返工，费时费力还未必有效果。按我的经验，如果在设计之初就把握好关键原则，至少能避免70%以上的EMC问题。
今天就把这些年来摸索出的EMC设计十大原则整理出来，希望能帮大家少踩点坑。
1接地原则：单点接地与多点接地的选择
接地这个问题，说起来简单，做起来却是最容易出错的。很多工程师一提到接地，第一反应就是"所有地连在一起就行了"，结果测试时发现噪声大得离谱。
核心要点：低频电路用单点接地，高频电路用多点接地。
为什么会这样？低频信号的地线阻抗主要来自电阻，单点接地可以避免地环路，减少公共阻抗耦合。但到了高频，地线的感抗就占主导了，这时候再搞单点接地，地线上会产生很大的压降，反而不如多点接地来得干净。
我一般把这个分界线定在1MHz左右。低于1MHz优先单点，高于1MHz考虑多点。当然，实际项目中往往是混合接地——低频部分单点，高频部分多点，通过电容或者磁珠连接。
有个细节很多人会忽略：接地层的完整性。见过不少设计，电源层被挖得千疮百孔，接地层也被各种过孔打断。这种情况下，回流路径就会变得很复杂，EMI问题随之而来。按我的经验，接地层的完整度至少要保证在90%以上。
2滤波原则：不只是加电容那么简单
说到滤波，很多人的第一反应就是"加个电容"。加个0.1uF的去耦电容，再加个10uF的电解电容，就完事了。这种做法在很多场合确实够用，但遇到敏感电路或者恶劣电磁环境，问题就暴露出来了。
滤波设计要考虑三个要素：
一个是频率特性。不同容值的电容，有效滤波频段是不一样的。小电容滤高频，大电容滤低频，这个道理大家都懂。但实际选型时，还要看电容的ESR和ESL。同样是0.1uF，陶瓷电容和钽电容的高频特性可能差好几个数量级。
另一个是布局位置。滤波器件必须靠近噪声源或者受保护器件。曾经见过一个设计，滤波电容放在距离芯片5cm的地方，结果测试时发现滤波效果几乎为零。原因很简单：那段走线的电感已经把高频阻抗抬得很高了。
最后一个是多级滤波。对于特别敏感的电路，单级滤波往往不够。我会采用π型滤波或者多级LC滤波，每级针对不同的频段。这样既保证了宽频带的滤波效果，又不会因为单级器件参数过大而影响瞬态响应。
【注意】滤波电容的接地要短而粗。见过不少设计，电容接地线绕了一大圈才到地平面，这种情况下电容的高频去耦效果会大打折扣。
3屏蔽原则：不仅仅是包个铜皮
屏蔽这个事儿，很多人以为就是加个金属罩子。加上了，测试还是不过，就纳闷了：明明都屏蔽了，怎么还有干扰？
屏蔽有效性取决于两个因素：屏蔽材料的特性和屏蔽体的完整性。
材料选择上，高频电场屏蔽用铜或者铝就够了，磁场屏蔽要用高导磁率的材料比如坡莫合金。很多时候选错了材料，屏蔽效果自然不行。
更重要的是屏蔽体的完整性。一个完整的屏蔽体，应该是360度环绕，没有缝隙。但实际设计中，总是要有开孔：散热孔、观察窗、线缆出口……这些开口就是电磁泄漏的通道。
按经验，开孔尺寸要小于干扰波长的1/20。比如要屏蔽1GHz的干扰，开孔不能超过15mm。如果必须开大孔，可以考虑用截止波导或者金属网。
还有一个容易被忽略的点：屏蔽体的接地。屏蔽体如果浮空，不但起不到屏蔽作用，反而可能成为天线，把干扰接收进来再耦合到电路中。所以屏蔽体必须可靠接地，而且是低阻抗接地。
4布局原则：好的布局是成功的一半
布局做得好，后面布线会轻松很多；布局做砸了，后面怎么布都是补丁摞补丁。这个道理大家都懂，但真正做起来，往往会为了赶进度而妥协。
布局的核心原则是分区隔离。
我会把电路板分成几个区域：数字区、模拟区、电源区、接口区。每个区域有自己相对独立的空间，区域之间用接地隔离带或者物理距离隔开。
数字区噪声大，要远离敏感的模拟电路。电源区既要考虑散热，又要考虑对其他电路的影响。接口区在板边，方便连接，但同时也要做好防护。
有个经验法则：敏感电路和噪声源的距离至少要是噪声信号波长的1/4。比如100MHz的数字电路，至少要距离模拟电路75cm以上（按光速计算）。实际板子上做不到这么远，所以要通过接地隔离带、屏蔽罩等措施来弥补。
时钟电路是重中之重。晶振要尽量靠近芯片，走线要短，最好包地处理。见过不少设计，晶振放得老远，时钟线绕了大半个板子，辐射测试直接爆表。
5布线原则：细节决定成败
布线是PCB设计的核心环节，也是最容易出问题的地方。很多EMC问题，根源都在布线上。
关键信号的处理：
时钟信号要包地处理。每根时钟线两侧都要有接地线，每隔一定距离打地孔连接到地平面。这样既能减少辐射，又能提高抗干扰能力。
高速信号要注意阻抗匹配。不匹配的阻抗会导致反射，反射会引起过冲、下冲，产生额外的EMI。具体的匹配方式要看信号类型：点对点可以用源端匹配，多点负载最好用终端匹配。
回流路径的控制：
这是布线中最容易被忽视的。信号线上的电流要形成一个回路，回流会沿着阻抗最低的路径返回。如果这个路径被切断了或者绕远了，就会形成大的电流环路，产生强辐射。
【注意】跨分割区的走线是EMC大忌。回流电流找不到路径，只能绕远路，这个环路可能高达几个平方厘米。对于20MHz以上的信号，这个环路就可能成为辐射源。
差分信号要等长等距。不等长会引入共模噪声，不等距会影响差分阻抗。很多USB、LVDS不过测试，都是因为差分线处理不好。
6层叠设计原则：用好地平面
四层板和两层板的EMC表现，往往有质的差别。差别在哪？就在于地平面的完整性。
标准四层板的层叠：信号-地-电源-信号。
地平面紧贴信号层，给高频信号提供低阻抗的回流路径。电源平面在中间，既减少了电源阻抗，又隔离了两面信号层的干扰。
如果是六层板或者更高层数，我会在每两个信号层之间都放一个完整的地平面。这样每个信号层都有紧贴的参考平面，回流路径最短，EMI最小。
按我的经验，地平面的完整性比电源平面更重要。如果必须取舍，优先保证地平面完整，电源平面可以适当分割。当然，最好还是都能保证完整。
层叠还要考虑阻抗控制。微带线和带状线的阻抗计算公式不一样，层间距、介质材料的介电常数都要精确控制。很多高速信号不过测试，就是因为阻抗偏差太大。
7时钟信号处理原则：源头控制干扰
时钟信号可以说是PCB上最大的干扰源。频率高、边沿陡、能量集中，如果处理不好，就像在板子上装了个发射天线。
降低时钟信号EMI的几个手段：
一个是展频技术。把时钟频率在一定范围内抖动，把集中在单频点的能量分散到一个频带上。这样峰值辐射会明显降低。现在很多时钟芯片都支持展频功能，用起来很方便。
另一个是减缓边沿。在满足时序要求的前提下，尽量使用边沿较缓的时钟驱动器，或者在时钟输出端串接小电阻。边沿越缓，高频分量越少，辐射越小。
还有就是前面提到的包地处理。时钟线两侧加接地线，每隔200-300mil打一个地孔，形成屏蔽笼。这个方法虽然老套，但效果确实好。
晶振下方不要走其他信号线。晶振是个很强的近场源，如果下面有信号线穿过，很容易就被 干扰了。最好在晶振正下方铺一块铜皮，接地处理。
8电源完整性原则：不只是供电那么简单
电源完整性和信号完整性、EMC是密切相关的。电源噪声大，信号就会受影响；电源平面分割不合理，回流路径就会出问题。
电源去耦网络的设计：
每个电源引脚都要配置合适的去耦电容。大电容（10uF级别）放在电源入口，滤低频；中电容（0.1uF级别）放在芯片附近，滤中频；小电容（0.01uF级别）紧贴芯片引脚，滤高频。
多个电容并联时，要考虑反谐振问题。不同容值的电容，在某个频率点可能产生反谐振，阻抗反而升高。所以要去耦网络的阻抗曲线进行仿真，确保全频段阻抗都足够低。
【注意】电源平面和地平面之间的介质厚度要控制好。太厚了，平面电容小，高频阻抗降不下来；太薄了，成本高，工艺难度大。一般取3-5mil比较合适。
VRM（电压调节模块）的位置也很关键。要尽量靠近负载，减少传输阻抗。如果是大电流供电，还要考虑通孔的数量和分布，确保电流能均匀流入负载。
9接口防护原则：第一道防线
接口是PCB和外界的连接点，也是干扰进出的通道。接口防护做得好，可以从源头上控制大部分EMC问题。
输入接口的防护：
要防静电、防浪涌、防快速瞬变脉冲群。这三者的防护器件不一样：ESD一般用TVS管，浪涌用压敏电阻或者气体放电管，EFT用共模电感加电容。
防护器件要靠近接口放置，而且要保证接地良好。见过不少设计，TVS管放在距离接口3cm的地方，结果静电还没到TVS管，就已经耦合到敏感电路了。
输出接口的滤波：
输出线缆可能成为辐射天线。要在接口处加滤波措施，常见的有磁珠、共模电感、穿心电容等。具体选什么，要看干扰频率和传输信号的要求。
我个人的习惯是，所有对外接口都要做防护，不管是电源接口、信号接口还是通信接口。宁可备而不用，不可用而无备。多花几毛钱的器件，省掉的是可能几万块的整改成本。
10测试验证原则：不要等到最后才测
很多项目失败的原因，就是把EMC测试留到最后。测试不过，返工整改，再测不过，再整改……循环往复，浪费大量时间和金钱。
分阶段测试验证：
原理图设计阶段，可以做仿真分析。现在的仿真工具已经很成熟，可以提前发现很多问题。虽然仿真不能替代实测，但至少可以排除一些明显的错误。
PCB设计阶段，可以做预兼容性测试。用近场探头扫描板子，找出强辐射点，及时修改布局布线。这个阶段改起来成本最低。
样机阶段，要做摸底测试。不一定要完全按标准测，但至少要知道自己的短板在哪里。如果辐射测试有问题，可以先排查是哪个频段、哪个方向。
建议在设计规范中加入EMC checklist。布局布线完成后，逐项检查：接地是否完整、滤波是否到位、关键信号是否包地……养成这个习惯，可以避免很多低级错误。
写在最后
说了这么多，其实核心就一个意思：EMC设计要从项目之初就考虑，贯穿整个设计流程。
接地、滤波、屏蔽、布局、布线、层叠、时钟、电源、接口、测试——这十个方面相互关联，缺一不可。不是说做好了其中几项就能过关，而是每项都要做到位，才能保证整体的EMC性能。
我个人觉得，EMC设计其实是一种思维方式。不是等出了问题再去补救，而是在做每一个决定时都考虑到EMC的影响：这个布局会不会导致串扰？这根走线会不会形成天线？这个接地是否可靠？
这种思维方式一旦建立起来，做设计时就会自然而然地规避掉大部分坑。剩下的，就是根据具体项目，灵活运用这十个原则，找到最优的解决方案。
