首页/文章/ 详情

老工程师说,60%的EMI问题都可以用这个来解决~

8月前浏览88
随着信号上升沿时间的减小,信号频率的提高,电子产品的EMI问题,也来越受到电子工程师的重视。高速PCB设计的成功,对EMI的贡献越来越受到重视,几乎60%的EMI问题可以通过高速PCB来控制解决。

1    

高速信号走线屏蔽规则    


 

图片

如上图所示:在高速的PCB设计中,时钟等关键的高速信号线,走需要进行屏蔽处理,如果没有屏蔽或只屏蔽了部分,都是会造成EMI的泄漏。建议屏蔽线,每1000mil,打孔接地。


2

高速信号的走线闭环规则


 


由于PCB板的密度越来越高,很多PCB layout工程师在走线的过程中,很容易出现这种失误,如下图所示

图片

时钟信号等高速信号网络,在多层的PCB走线的时候产生了闭环的结果,这样的闭环结果将产生环形天线,增加EMI的辐射强度。

3    

高速信号的走线开环规则    


 


规则二提到高速信号的闭环会造成EMI辐射,同样的开环同样会造成EMI辐射,如下图所示:


图片


时钟信号等高速信号网络,在多层的PCB走线的时候产生了开环的结果,这样的开环结果将产生线形天线,增加EMI的辐射强度。在设计中我们也要避免。

4    

高速信号的特性阻抗连续规则    


 


高速信号,在层与层之间切换的时候必须保证特性阻抗的连续,否则会增加EMI的辐射,如下图:


图片  


也就是:同层的布线的宽度必须连续,不同层的走线阻抗必须连续。


5

高速PCB设计的布线方向规则


 


相邻两层间的走线必须遵循垂直走线的原则,否则会造成线间的串扰,增加EMI辐射,如下图:


图片


相邻的布线层遵循横平竖垂的布线方向,垂直的布线可以抑制线间的串扰。


6      

高速PCB设计中的拓扑结构规则      


   


在高速PCB设计中有两个最为重要的内容,就是线路板特性阻抗的控制和多负载情况下的拓扑结构的设计。在高速的情况下,可以说拓扑结构的是否合理直接决定产品的成功还是失败。

图片  

如上图所示,就是我们经常用到的菊花链式拓扑结构。这种拓扑结构一般用于几Mhz的情况下为益。高速的拓扑结构我们建议使用后端的星形对称结构。


7

走线长度的谐振规则


 

图片  

检查信号线的长度和信号的频率是否构成谐振,即当布线长度为信号波长1/4的时候的整数倍时,此布线将产生谐振,而谐振就会辐射电磁波,产生干扰。

8      

回流路径规则      


   


图片


所有的高速信号必须有良好的回流路径。近可能的保证时钟等高速信号的回流路径最小。否则会极大的增加辐射,并且辐射的大小和信号路径和回流路径所包围的面积成正比。


9

器件的退耦电容摆放规则


   

图片


退耦电容的摆放的位置非常的重要。不合理的摆放位置,是根本起不到退耦的效果。退耦电容的摆放的原则是:靠近电源的管脚,并且电容的电源走线和地线所包围的面积最小。

来源:电磁兼容之家
电源电子控制
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2026-01-07
最近编辑:8月前
电磁兼容之家
了解更多电磁兼容相关知识和资讯...
获赞 56粉丝 229文章 2652课程 0
点赞
收藏
作者推荐

EMC常见问题整改流程及经验总结!

EMC(电磁兼容性)问题整改是产品开发中关键的一环,涉及辐射发射(RE)、传导发射(CE)、抗扰度(ESD、EFT、Surge等)等方面。以下是系统化的整改流程及经验总结,帮助高效解决问题。一、EMC问题整改流程1. 问题定位与分析明确测试失败项:辐射超标(RE)?传导超标(CE)?抗扰度失效(如ESD重启)?记录超标频点(如30MHz、100MHz等)和幅度(dBμV/m)。复现问题:在实验室或预测试环境中复现故障,确保问题可稳定重现。初步排查:检查接地、屏蔽、滤波等基础设计是否合理。使用近场探头(Near-Field Probe)定位干扰源(如时钟线、电源芯片、高速接口等)。2. 干扰源识别频谱分析:用频谱仪分析超标频点,判断干扰来源(如开关电源的开关频率、CPU时钟谐波等)。关键信号排查:检查高频信号(如CLK、DDR、USB、HDMI等)的布线、端接和屏蔽情况。电源噪声分析:检查DC-DC电源、LDO的纹波和噪声,确认是否耦合到信号线。3. 整改措施实施(1)辐射发射(RE)整改优化PCB布局:高频信号远离板边,缩短走线长度,避免形成天线效应。关键信号(如时钟线)加包地处理,减少辐射环路。增强屏蔽:增加金属屏蔽罩(Can Shield)覆盖敏感电路或干扰源。检查机箱缝隙,确保良好搭接(使用导电泡棉、簧片等)。滤波措施:在信号线上加磁珠(Ferrite Bead)、共模扼流圈(CMC)或π型滤波电路。电源入口加滤波电路(如LC滤波、TVS管)。(2)传导发射(CE)整改电源滤波优化:在AC/DC输入端增加X电容、Y电容和共模电感。检查接地是否良好,避免地环路引入噪声。线缆处理:使用屏蔽线缆,并确保屏蔽层360°端接。在接口处加滤波磁环(Ferrite Core)。(3)抗扰度(Immunity)整改ESD问题:增加TVS管、ESD防护芯片(如USB/HDMI接口)。优化接地设计,确保ESD电流有低阻抗泄放路径。EFT/Burst问题:电源线加共模滤波,信号线加TVS或RC滤波。Surge问题:使用气体放电管(GDT)、压敏电阻(MOV)进行防护。4. 验证与回归测试局部验证:在整改后,先进行预测试(如近场扫描)确认措施有效。正式测试:返回EMC实验室进行标准测试,确保全面达标(如CISPR 32、IEC 61000-4系列)。文档记录:记录整改措施、测试数据,形成EMC设计规范,避免后续产品重复问题。二、EMC整改经验总结1. 高频信号是主要干扰源时钟信号(如CPU、DDR、USB时钟)是辐射超标的常见原因,需重点优化布线、端接和屏蔽。高速差分信号(如HDMI、USB3.0)需严格阻抗控制,避免共模噪声辐射。2. 电源完整性影响EMC性能开关电源(如Buck、Boost)的开关噪声易耦合到信号线,需加强滤波(如π型滤波)。地平面分割不合理会导致共模噪声,建议采用单点接地或混合接地策略。3. 屏蔽与接地是关键机箱、线缆、连接器的屏蔽必须完整,避免“缝隙泄漏”。接地阻抗要低,避免形成“天线”效应(如浮地设计需谨慎)。4. 滤波要“对症下药”低频噪声(如50Hz工频干扰)用大电感滤波。高频噪声(如100MHz以上)用小电容或磁珠滤波。5. 测试与调试技巧近场探头:快速定位干扰源(如某颗IC或某条走线)。频谱分析仪+天线:确认整改后辐射是否降低。临时措施验证:如用铜箔胶带临时屏蔽,确认是否有效再优化结构设计。三、经典案例参考案例1:HDMI接口辐射超标问题:HDMI线在1GHz附近辐射超标。原因:差分对阻抗不匹配,屏蔽层接地不良。整改:优化PCB差分对阻抗(100Ω)。使用双层屏蔽HDMI线,并确保360°端接。在TMDS信号线上加共模扼流圈(CMC)。案例2:电源传导噪声超标问题:AC/DC电源在150kHz~1MHz传导超标。原因:输入滤波不足,共模噪声耦合。整改:增加X电容、共模电感。优化PCB布局,缩短高频回路。四、总结EMC整改需要系统性思维:定位干扰源 → 优化设计 → 滤波/屏蔽 → 验证测试。高频信号、电源噪声、接地不良是三大常见问题。近场探头+频谱仪是高效调试工具。记录整改经验,形成规范,避免重复踩坑。来源:电磁兼容之家

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈