大厂面试题，确实是干过项目的，很有水平

大家好，我是EE小新。

看到这个面试题，出题者还是很有水平的。

1.请画出你设计过的最有代表性的电路原理图(可以是局部)，并解释其功能和你考虑的设计要点。

这题很Open，没有标准答案，我觉得最经典的可以给出DCDC+LDO的设计拓扑，从电源参数、CPU核电压、时序、Layout、EMC考虑。

2.为一颗核心处理器设计供电电路(如DCDC或LDO)，你需要关注哪些规格参数?如何进行器件选型?

首先是输入电压范围，需要根据系统供电条件选择合适的DCDC或LDO，并考虑输入电压波动和瞬态变化。

第二是输出电压和电流，根据处理器Datasheet确定各电源域需求，例如CPU Core、DDR、IO等电压，同时根据最大工作电流选择电源芯片，并预留一定裕量，避免满载运行时电源能力不足。

第三是输出纹波和噪声，处理器对电源质量比较敏感，需要保证低纹波输出，同时合理选择输入输出电容，优化PCB布局。

第四是瞬态响应能力，CPU负载变化较快，供电需要快速响应，避免负载突变时出现电压跌落导致系统异常。

第五是效率和静态功耗，特别是电池产品，需要关注DCDC效率、轻载效率以及芯片静态电流Iq。

器件选型时DCDC芯片主要关注输入输出范围、输出电流、效率、开关频率、保护功能；电感关注电感值、饱和电流和DCR；电容关注容量、耐压、ESR；LDO关注压差、输出电流和静态电流。

3.高速数字信号(如MIPI CSI/DSI，DDR内存总线)在PCB布局布线时，需要遵循哪些基本规则以保证信号完整性?

高速数字信号（如MIPI、DDR）在PCB布局布线时，我主要从以下几个方面保证信号完整性：

第一，阻抗控制。根据接口要求设计PCB叠层，通过控制线宽、线距和参考层，使信号满足目标阻抗要求。例如单端信号通常控制在50Ω左右，差分信号一般控制在90~100Ω。

第二，长度匹配。对于DDR，需要保证数据线DQ与时钟选通信号DQS之间的长度匹配；对于MIPI差分信号，需要保证P/N两根线等长，避免产生时序偏差。

第三，保证连续参考平面。高速信号布线时尽量靠近完整地平面，避免跨越地分割或电源分割，保证高速信号有稳定的回流路径，减少阻抗突变和EMI问题。

第四，降低串扰和反射。高速信号尽量避免长距离平行走线，控制差分线间距，减少过孔数量，避免Stub结构，必要时增加端接电阻改善信号质量。

第五，合理布局。高速器件之间尽量靠近，例如DDR靠近CPU，Camera Sensor靠近SoC，缩短信号传输距离。同时高速信号需要远离DCDC、电感、晶振等噪声源。

最后，通过仿真和测试验证设计效果，例如进行SI仿真、TDR阻抗测试，以及使用示波器观察波形和眼图。

4.如何分析和解决一个电路板上出现的电源噪声过大问题?你的排查思路是什么?

首先，我会使用示波器测量电源波形，确认噪声的具体情况，包括噪声幅值、频率、周期性以及是否随着负载变化而变化。

第二步，我会检查电源模块本身是否工作正常，包括输入电压是否稳定、输出电压是否符合设计要求、DCDC开关频率是否正常、是否存在环路不稳定导致的振荡、输出纹波是否超过规格要求。

第三步，我会重点检查PCB Layout，因为很多电源噪声问题最终都是布局导致的。高频开关回路面积是否过大、输入输出电容布局是否合理、地回流路径是否合理。

第四步，我会检查滤波和器件选型，包括输入输出电容容量和ESR是否合适、电感饱和电流是否满足要求、是否需要增加RC Snubber抑制开关振铃。

第五步，如果怀疑是负载瞬态造成的问题，测试不同负载条件，如果存在瞬态响应问题，需要优化输出电容、补偿参数以及电源响应速度。

5.在手持设备中，如何从硬件设计层面降低整机的静态功耗以延长待机时间?

首先，在电源架构设计上，我会合理规划电源域，将系统划分为Always ON区域和可关闭区域。例如RTC、PMIC唤醒部分保持供电，而Camera、WiFi、显示屏、Sensor等非必要模块通过Load Switch或者PMIC控制，在待机状态下关闭电源，避免模块处于无效耗电状态。

其次，在电源芯片选型时，会重点关注芯片的静态电流Iq、关断电流以及轻载效率。对于电池供电产品，LDO和DCDC自身消耗的电流也会影响待机时间，因此优先选择低Iq器件。同时DCDC根据不同负载状态选择合适的工作模式，例如正常工作时采用PWM模式保证效率，轻载待机时进入PFM或Skip模式，降低开关损耗。

第三，在系统低功耗控制方面，需要硬件和软件配合。例如MCU进入Sleep或Deep Sleep模式，Sensor进入低功耗模式，DDR进入Self Refresh状态，WiFi、蓝牙等无线模块进入省电模式，避免所有模块长期运行。

第四，重点关注外围器件的漏电流。很多产品待机功耗异常并不是主芯片造成，而是外围电路产生的漏电。例如GPIO不能悬空，电阻分压需要合理选择阻值，TVS、MOS管、Load Switch等器件需要关注漏电参数。同时PCB设计中要避免高阻节点污染、潮湿导致的表面漏电。

6.你如何进行一个新硬件模块的调试?通常会用到哪些仪器和方法?

我调试一个新硬件模块时，一般遵循“先静态、后动态，先电源、后信号，先局部、后整体”的原则，确保每一步都有明确的验证目标。

首先，在上电前，我会进行静态检查，包括PCB外观、元器件极性、焊接质量、芯片方向，以及使用万用表测量各路电源对地阻值，确认没有明显短路，再检查关键电源网络是否正常。

然后，我会使用可编程直流电源限流上电，观察启动电流是否符合预期。如果刚上电电流异常大，会立即断电，排查是否存在短路或器件损坏，而不是继续测试。

接下来，重点检查各路电源。利用示波器测量各电源轨的输出电压、纹波、启动时序以及是否存在振荡，确认CPU、DDR等核心器件的供电满足设计要求。电源正常之后，再检查时钟和复位信号，因为没有稳定的时钟或复位信号异常，整个系统都无法启动。

如果基础条件正常，我会继续检查启动条件，例如Boot配置、电源时序、Flash、DDR初始化等，并通过UART观察启动日志，快速判断CPU启动到了哪个阶段。

之后进入接口调试，按照I²C、SPI、UART、USB、Ethernet、MIPI等接口逐个验证，通过逻辑分析仪或协议分析工具确认通信是否正常，再进行各功能模块的联调，例如摄像头、显示、网口、无线通信等。

如果调试过程中遇到问题，我通常采用分层定位、逐步缩小范围的方法，例如先判断是电源问题、硬件问题还是软件问题，再定位到具体模块，而不是盲目更换器件。

我常用的调试仪器包括：万用表、示波器、可编程电源、逻辑分析仪、电子负载、热像仪、频谱仪。

7.硬件版本迭代时，如何保证变更的可追溯性?原理图和PCB的版本管理你通常怎么做?

在项目中，我通常会建立完整的版本发布包，每一个版本都会包含原理图、PCB、BOM、Gerber、坐标文件、PDF图纸以及修改记录。每次变更都会填写ECN（工程师变更），说明修改原因、影响范围和验证结果。

对于试产版本，我还会保留测试记录和问题清单，确保后续量产或客户反馈时能够快速定位对应版本。

如果团队有Git、SVN或PLM系统，我会将设计文件纳入统一管理，通过提交记录和Tag标识每个正式发布版本，避免多人协作时覆盖文件。同时，生产部门只使用经过审批发布的Release版本，不直接使用研发过程中的设计文件。

8.消费电子产品对ESD防护有严格要求。在接口电路和结构设计上，通常有哪些防ESD措施?

USB、RJ45、HDMI、按键等连接器接口处，会加TVS、共模电感等；电源处会增加压敏电阻、保险丝；

结构上金属外壳接机壳地，增加绝缘距离，加屏蔽罩，PCB接地环；

ESD设计核心是设计一条低阻抗、最短、可控的泄放路径，让ESD电流在进入PCB的第一时间被引导到地，而不是经过CPU、MCU或高速接口。接口电路、PCB Layout、接地方式和结构设计必须协同考虑，才能真正提高整机的ESD抗扰度。

9.你如何看待硬件工程师“既要懂系统，又要抠细节”这个特点?你更擅长或更喜欢哪个层面?

我认为优秀的硬件工程师既要有系统思维，也要有细节意识。

系统层面，需要能够理解整机架构，例如电源树、接口拓扑、时钟分配、EMC策略以及软硬件之间的配合，这样在做方案选型和架构设计时才能兼顾性能、成本、功耗和可制造性。

细节层面，则需要关注每一个可能影响产品稳定性的因素，例如电源环路面积、去耦电容摆放、阻抗控制、ESD防护、关键器件的降额设计、Layout细节和生产工艺等。很多现场问题最终都来自这些容易被忽视的细节。

如果说我更擅长哪一方面，我更偏向硬件底层设计和问题分析，尤其是电源设计、EMC整改、PCB Layout优化以及硬件调试定位。同时我也会从整机角度思考接口、电源和软件之间的协同，避免只关注局部而忽略整体性能。我的目标是在保证系统方案合理的前提下，把每一个关键细节做到可量产、可维护、可追溯。

声明：

 

本号对所有原创、转载文章的陈述与观点均保持中立，推送文章仅供读者学习和交流。文章、图片等版权归原作者享有，如有侵权，联系删除。