此项多年期协议将扩展内存、NVIDIA NVLink-C2C 和先进接口 IP 产品,以及面向三星晶圆代工厂第二代 2nm 节点的代理式 AI 优化、GPU 加速的 EDA 和 SDA 流程,赋能下一代 AI 基础设施和物理 AI 设计。
早在 2025 年,双方便已宣布 Cadence 工具和 IP 在包括第二代 2nm 在内的多个三星晶圆代工厂节点上获得认证。在此基础上,此项为期多年的新协议将进一步扩展 Cadence® 的内存与接口 IP 产品组合,其中包括支持 NVIDIA NVLink-C2C 的互连技术,以及采用 CUDA-X GPU 加速的库,全面覆盖高速 SerDes、PCIe®、UCIe® 以及所有主流内存接口,全面适配第二代 2nm 工艺节点。同时,该协议还将深化对已认证 Cadence 流程的支持,使生态系统合作伙伴能够以更高的性能、更低的功耗和更快的流片速度,实现大型 AI、HPC 及先进系统的设计。
Cadence 与三星晶圆代工厂将为第二代 2nm 工艺提供全面且经过认证的流程,包括 Cadence 用于数字实现的 Innovus™ Implementation System、用于模拟和定制设计的 Virtuoso® Studio、用于完整 3D‑IC 系统规划与实现的 Integrity™ 3D‑IC 平台、用于电源完整性及系统级功耗分析的 Voltus™ IC Power Integrity Solution 以及用于签核的 Quantus™ Extraction Solution 和 Tempus™ Timing Solution。
Cadence 实现了关键的第二代 2nm 设计特性,包括可用于在布局布线流程中进行毛刺功耗优化的 Innovus 系统和 Genus™ Synthesis Solution,以及可实现最佳性能、功耗和面积 (PPA)、并缩短周转时间 (TAT) 的智能分层流程。
三星 3D Cube-H 设计方案配备了一套完整的混合铜键合(HCB)技术系统规划、实现及签核流程,涵盖 Cadence Cerebrus® Intelligent Chip Explorer、Integrity 3D‑IC、Innovus Implementation、Voltus IC Power Integrity (ERA) 以及 Pegasus™ Verification System。该方案支持硅中介层的自动布线与优化,并确保分析、签核与验证环节之间实现更紧密的互联;借助 Tempus 和 Pegasus 解决方案,该方案能够提供值得信赖且极具信心的签核保障。
NVIDIA 正借助 Cadence 与三星晶圆代工厂携手扩展后的先进节点和 3D-IC 平台,通过 NVIDIA NVLink-C2C 和 CUDA-X GPU 加速功能提供高带宽互连——这些基础性技术不仅为下一代加速计算系统注入强劲动力,更进一步增强了整个生态系统制造高性能 AI 半导体的能力。
Ambarella 正在开发下一代 2nm 边缘 AI 平台,旨在进一步巩固其在高性能、超低功耗 AI 感知及物理 AI SoC 领域的领先地位,从而服务于涵盖机器人、无人机、自主机器及先进传感应用在内的各类智能边缘系统。
Cadence 与三星晶圆代工厂在“2026 年三星先进晶圆代工生态系统”(SAFE)活动期间重点展示双方深化后的合作伙伴关系与设计赋能成果,通过技术会议和演示等方式呈现面向 GPU 加速 AI 工作负载的第二代 2nm 及 3D-IC 设计流程。
来源:Cadence楷登