详细解析芯片封装知识：从基础到应用，一文吃透

4月前浏览789

芯片作为现代科技的核心载体，其性能的发挥不仅依赖于芯片内核的设计与制造，更离不开封装技术的支撑。封装是芯片从实验室走向实际应用的关键一步，贯穿于芯片产业链的下游环节，直接影响芯片的可靠性、性能表现、成本控制及应用场景适配。本文将从基础概念入手，全面、详细地拆解芯片封装的核心知识，帮助大家彻底理解这一“芯片外衣”的重要价值。

No.1 芯片封装的核心概念

从本质上讲，芯片封装是将半导体晶圆上切割好的裸芯片（硅片），通过特定工艺进行固定、密封，并将芯片上的电路管脚，通过导线接引到外部接头（引脚），使其能够与印制电路板（PCB）及其他电子器件实现电气连接、机械固定的过程。

简单来说，裸芯片本身是极其微小、脆弱的，无法直接与外界接触、安装和使用，而封装就相当于给裸芯片穿上了一件“保护衣”，同时搭建了裸芯片与外部电路沟通的“桥梁”。这里的“封装形式”，就是指安装半导体集成电路芯片的外壳，其材质、结构、引脚设计等，均根据芯片的用途、性能需求进行定制。

IC package - an ultimate guide - IBE Electronics

需要明确的是，封装并非简单的“包裹”，而是一项融合了材料学、机械工程、电子工程等多学科的复杂技术，其技术水平直接决定了芯片的最终应用体验。

No.2 芯片封装的核心作用

封装的作用远不止“保护”这么简单，它是芯片能够稳定工作、实现规模化应用的关键，主要体现在以下4个核心方面，缺一不可：

1. 物理与化学保护

裸芯片的核心是硅片，其内部电路极其精密，对外部环境非常敏感。封装能够将裸芯片与外界的空气、水分、灰尘、杂质等隔离开来，防止杂质腐蚀芯片电路、水分导致短路，同时避免芯片受到机械冲击、振动、磨损等物理损伤，从而保障芯片的电气性能稳定，延长芯片的使用寿命。

2. 电气连接与信号传输

裸芯片上的电路管脚极其微小，无法直接与PCB板、其他电子器件连接。封装通过内部导线，将芯片上的管脚接引到封装外壳的引脚（外部接头），再通过引脚与PCB板上的导线连接，实现芯片内部电路与外部电路的电气导通。同时，合理的封装设计能够减少信号传输过程中的延迟、干扰和损耗，保障信号传输的稳定性和完整性，充分发挥芯片的性能。

3. 散热辅助

芯片在工作过程中会产生大量热量，若热量无法及时散发，会导致芯片温度升高，进而降低性能、缩短寿命，甚至烧毁芯片。封装外壳能够作为热量传导的载体，将芯片产生的热量传递到外部散热结构（如散热片、散热风扇），辅助芯片散热，确保芯片在合理的温度范围内稳定工作。尤其是高性能芯片（如CPU、GPU），封装的散热性能直接决定其极限性能的发挥。

4. 便捷安装与规模化应用

裸芯片体积微小（通常只有几毫米甚至更小），无法直接手动安装和焊接。封装后的芯片，通过标准化的引脚设计和外形尺寸，能够适配自动化焊接、插件等生产工艺，便于大规模组装到PCB板上，降低生产难度、提高生产效率，推动芯片的规模化应用。

No.3 衡量芯片封装技术的核心指标与设计原则

一款封装技术的先进与否，有明确的衡量标准，而封装设计过程中，也需要遵循特定的原则，以平衡性能、成本和实用性。

1. 核心衡量指标

判断封装技术先进程度的核心指标是「芯片面积与封装面积之比」（也称为封装效率），这个比值越接近1，说明封装的紧凑度越高、材料利用率越高，封装技术越先进。例如，先进的CSP封装（芯片级封装），其芯片面积与封装面积之比可接近1:1，是目前封装效率最高的技术之一。

除此之外，还有3个辅助衡量指标：引脚密度（单位面积内的引脚数量）、信号延迟、散热效率，这三个指标共同决定了封装的综合性能。

2. 封装设计的3大核心原则

工程师在进行封装设计时，需围绕以下3个原则展开，兼顾性能与实用性：

效率优先：尽量提升封装效率，使芯片面积与封装面积接近1:1，减少材料浪费，缩小封装体积，适配小型化电子设备的需求；
性能保障：引脚设计尽量短小，缩短信号传输路径，减少信号延迟和损耗；同时拉大引脚间距，避免引脚间的电气干扰，确保信号传输稳定；
散热适配：根据芯片的功耗，设计合适的封装厚度和材质，确保散热效率，避免芯片过热；对于高功耗芯片，还需搭配专用的散热结构设计。

No.3 芯片封装的发展历程与分类

随着芯片集成度的不断提升（从早期的小规模集成电路，到如今的超大规模集成电路），芯片的引脚数量不断增加、体积不断缩小、功耗不断提升，封装技术也随之迭代升级，经历了从简单到复杂、从低效到高效的发展过程。

1. 核心发展进程

封装技术的发展，主要围绕结构、材料、引脚形状、装配方式四个维度迭代，具体进程如下：

结构方面：早期晶体管TO封装（如TO-89、TO-92）→ 双列直插DIP封装 → PLCC封装 → QFP封装 → BGA封装 → CSP芯片级封装；
材料方面：金属、陶瓷（早期高端封装）→ 陶瓷、塑料（过渡阶段）→ 塑料（主流封装，成本低、易量产）；注：军工、宇航等高端场景，仍广泛使用金属封装，因其抗干扰、耐高温、可靠性更强；
引脚形状：长引线直插 → 短引线/无引线贴装 → 球状凸点（BGA、CSP封装核心引脚形式）；
装配方式：通孔插装（DIP封装为主）→ 表面组装（SMD贴片封装为主）→ 直接安装（CSP封装，可直接贴装在PCB表面）。

2. 两大主流封装分类（按安装方式）

目前，市场上的封装形式主要分为两大类，覆盖了绝大多数芯片的应用场景：

Types of IC Packages - Electrical Information

（1）DIP双列直插封装

属于早期的插装型封装，引脚从封装两侧对称引出，呈直插式设计，封装材料主要为塑料和陶瓷。其优点是结构简单、成本低、焊接方便，缺点是体积大、封装效率低、引脚数量有限（通常不超过40引脚），目前主要用于低端逻辑IC、单片机、电源管理芯片等对体积要求不高的场景。

（2）SMD贴片封装

是目前市场的主流封装类型，引脚采用贴片式设计，可直接贴装在PCB板表面，无需通孔。其优点是体积小、封装效率高、引脚数量多、适配自动化量产，缺点是焊接工艺要求较高。SMD贴片封装衍生出了多种细分类型，是目前中高端芯片的主要封装形式，如SOP、TSOP、BGA、CSP等。

No.5、常见芯片封装形式详细解析

不同的封装形式，适配不同的芯片类型、性能需求和应用场景，下面重点介绍7种最常见、应用最广泛的封装形式，明确其结构特点、优势及适用场景：

1. SOP/SOIC 封装（小外形封装）

全称Small Outline Package，由菲利浦公司于1968～1969年研发成功，是最早的贴片封装之一，也是目前应用最广泛的贴片封装类型。

SSOP -Shrink Small Outline Package: SMD and PCB Assembly | MADPCB

结构特点：引脚从封装两侧引出，呈“翼形”，封装厚度较薄，体积小巧，芯片面积与封装面积之比适中；在此基础上，衍生出多种细分类型，如SOJ（J型引脚小外形封装，引脚呈J形，贴合封装侧面）、TSOP（薄小外形封装，厚度更薄）、VSOP（甚小外形封装，体积更小）、SSOP（缩小型SOP，引脚间距更小）等。

优势：结构简单、成本低、封装效率较高、适配自动化贴装；

适用场景：中低端模拟IC、逻辑IC、电源管理芯片、小型单片机等，引脚数量通常在8-44引脚之间。

2. DIP 封装（双列直插式封装）

全称Double In-line Package，是最经典、最基础的插装型封装，也是早期芯片的主流封装形式。

PDIP: Plastic Dual In-line Package (PDIP) | MADPCB

结构特点：引脚从封装两侧对称引出，呈直插式，封装外形为长方形，材质主要为塑料（低成本）和陶瓷（高可靠性）；

优势：结构简单、焊接方便、成本极低、故障率低；

适用场景：低端逻辑IC、存贮器LSI、微机电路、电源芯片、单片机等，引脚数量通常在4-40引脚之间，目前逐渐被贴片封装替代，但在一些对成本敏感、对体积无要求的场景（如工业控制、家电维修）仍广泛使用。

3. PLCC 封装（塑封J引线芯片封装）

全称Plastic Leaded Chip Carrier，属于贴片封装的一种，主打“小型化、高可靠性”。

PLCC -Plastic Leaded Chip Carrier, Chip Package | MADPCB

结构特点：外形呈正方形，四周均设有J型引脚（引脚向封装底部弯曲，贴合封装侧面），无需占用过多PCB板空间，体积远小于DIP封装；

优势：外形小巧、可靠性高、适配SMT表面安装技术，引脚数量较多（通常32-128引脚）；

适用场景：中高端单片机、逻辑IC、通信芯片等，对体积和可靠性有一定要求的场景。

4. TQFP 封装（薄塑封四角扁平封装）

全称Thin Quad Flat Package，属于四边扁平封装的一种，主打“薄型、小型化”。

TQFP: Thin Quad Flat Pack (QFP) Package | MADPCB

结构特点：外形呈正方形，四边均设有薄型引脚（引脚呈翼形，向封装外侧延伸），封装厚度极薄（通常在1mm以下），体积小巧；

优势：空间利用率高，能有效节省PCB板空间，适配小型化电子设备，引脚数量较多（通常44-256引脚）；

适用场景：对空间要求较高的场景，如PCMCIA卡、网络器件、便携式电子设备（手机、平板）的芯片，几乎所有ALTERA的CPLD/FPGA芯片都采用这种封装。

5. PQFP 封装（塑封四角扁平封装）

全称Plastic Quad Flat Package，与TQFP同属四边扁平封装，主打“高引脚密度”。

PQFP: Plastic Quad Flat Pack (QFN) Package | MADPCB

结构特点：外形呈正方形，四边均设有引脚，引脚间距小（通常0.4-0.8mm）、管脚纤细，封装厚度略厚于TQFP；

优势：引脚数量多（通常100-400引脚），适配高集成度芯片；

适用场景：大规模或超大规模集成电路，如高端单片机、DSP芯片、FPGA芯片等，对引脚数量要求较高的场景。

6. TSOP 封装（薄型小尺寸封装）

全称Thin Small Outline Package，是SOP封装的薄型衍生版本，主打“高频、小型化”。

TSOP: Thin Small Outline Package (SOP) | MADPCB

结构特点：引脚从封装两侧引出，呈翼形，封装厚度极薄（通常0.5-1mm），引脚间距较小；

优势：寄生参数小（电流变化时，输出电压扰动小），适合高频应用，操作方便、可靠性高，适配SMT表面安装技术；

适用场景：内存芯片（如SDRAM、DDR内存）、高频模拟IC、通信芯片等，是早期内存芯片的主流封装形式。

7. BGA 封装（球栅阵列封装）

全称Ball Grid Array Package，20世纪90年代兴起的先进封装技术，目前是高端芯片的主流封装形式，主打“高集成度、高性能”。

BGA Routing: Best Practices & Techniques for PCB Design

结构特点：与传统封装不同，BGA封装的引脚并非从侧面引出，而是以圆形或柱状焊点（球栅）的形式，按阵列分布在封装底部，封装外形呈正方形或长方形；

核心优势：

高引脚密度：引脚数量可轻松达到数百甚至数千个，适配超大规模集成电路（如CPU、GPU、高端SOC芯片）；
性能优异：引脚间距较大（通常1.0-1.5mm），减少引脚间干扰，寄生参数小，信号传输延迟低，使用频率大幅提高；
体积小巧：相同容量下，体积仅为TSOP封装的三分之一，适配小型化、高性能电子设备；
散热性好：封装底部的球栅可直接与PCB板接触，热量传导效率高，适合高功耗芯片；
组装可靠性高：采用可控塌陷芯片法焊接，焊接成功率高，故障率低。

衍生技术：Kingmax公司的专利TinyBGA技术（小型球栅阵列封装），属于BGA的分支，芯片面积与封装面积之比不小于1:1.14，抗干扰、抗噪性能更强，可承受高达300MHz的外频，封装厚度不足0.8mm，散热效率更高，适合长时间运行的系统（如服务器、工业控制设备）。

适用场景：CPU、GPU、高端SOC芯片、服务器芯片、高端通信芯片等，对性能、集成度要求极高的场景。

No.6 国际主流品牌芯片封装命名规则（实用收藏）

不同品牌的芯片，其封装命名有明确的规则，通过芯片型号的前缀、后缀，可快速判断芯片的封装类型、等级（民用级、工业级、军级）和引脚数量，方便选型、焊接和维修。以下是国际主流芯片品牌的封装命名规则，新手可直接收藏备用：

1. MAXIM（前缀“MAX”）、DALLAS（前缀“DS”）

后缀核心标识：C=普通级，S=表贴封装，W=宽体表贴封装；CWI=宽体表贴封装，EEWI=宽体工业级表贴封装，MJA/883=军级封装；CPA、BCPI、BCPP等后缀均为普通双列直插封装（DIP）；
举例：MAX202CPE（普通级，带抗静电保护，DIP封装）、MAX202EEPE（工业级，带抗静电保护，工作温度范围-45℃-85℃，表贴封装）；
MAXIM数字排列规则（前缀后数字含义）：1字头=模拟器，2字头=滤波器，3字头=多路开关，4字头=放大器，5字头=数模转换器，6字头=电压基准，7字头=电压转换，8字头=复位器，9字头=比较器；
DALLAS后缀补充：N=工业级，S=表贴宽体，MCG=DIP封装，IND=工业级，QCG=PLCC封装，Q=QFP封装。

2. AD（前缀“AD”“ADV”“OP”“REF”等）

后缀核心标识：J=民品（工作温度0-70℃），N=普通塑封，R=表贴封装；D/Q=陶封（工业级，工作温度-45℃-85℃），H=圆帽封装；SD/883=军级封装；
举例：AD8232JN（民品，DIP封装）、AD8232JR（民品，表贴封装）、AD8232JD（民品，DIP陶封）。

3. BB（前缀“ADS”“INA”“XTR”“PGA”等）

前缀含义：ADS=模拟器件，INA、XTR、PGA等=高精度运放；
后缀核心标识：U=表贴封装，P=DIP封装，B=工业级，PA=高精度等级。

4. INTEL（以N80C196系列单片机为例）

前缀核心标识：N=PLCC封装，T=工业级，S=TQFP封装，P=DIP封装；
中间标识含义：KC20、KB=芯片主频，MC=84引脚；
举例：TE28F640J3A-120（闪存芯片，TE=TSOP封装）、N80C196KC20P（单片机，N=PLCC封装，KC20=主频，P=DIP封装）。

5. 其他常见品牌规则

IS开头（内存、存储芯片为主）：IS61C/IS61LV（4×=DRAM，6×=SRAM，9×=EEPROM）；封装标识：PL=PLCC，PQ=PQFP，T=TSOP，TQ=TQFP；
LTC开头（模拟芯片、电源芯片为主）：后缀CS=表贴封装，CN8=DIP封装（8脚）；C=民用级，I=工业级，后缀数字=引脚数量；
IDT开头（逻辑芯片、存储芯片为主）：后缀TP=窄体DIP封装，P=宽体DIP封装，J=PLCC封装；
NS（LM、LF开头，电源芯片、运放为主）：3字头=民品，2字头=工业级，1字头=军品；N=塑封/圆帽，J=陶封；封装标识：DP=DIP封装，DG=SOP封装，DT=TSOP封装。

总结：封装技术的发展趋势

随着芯片集成度不断提升、电子设备向小型化、高性能、低功耗方向发展，封装技术也呈现出三大明确发展趋势：

封装效率更高：芯片面积与封装面积之比不断接近1:1，CSP、WLCSP（晶圆级芯片封装）等技术逐渐成为主流；
多芯片集成：将多个不同功能的芯片（如CPU、内存、射频芯片）封装在一起（SiP系统级封装），实现“一站式”解决方案，缩小体积、提升性能；
散热与可靠性提升：针对高功耗芯片，开发新型散热封装材料和结构，同时提升封装的抗干扰、耐高温、耐振动性能，适配军工、宇航、汽车电子等高端场景。

总而言之，芯片封装是芯片产业链中不可或缺的关键环节，它不仅是芯片的“保护衣”，更是芯片性能的“放大器”。掌握芯片封装知识，不仅能帮助我们更好地理解芯片的工作原理，也能为芯片选型、电子设备维修、芯片研发提供重要参考。

注释：文章图示来自公开网络，仅用于分享学习

注释：射频学堂原创或者转载的内容，其版权皆归原作者所有，其观点仅代表作者个人，射频学堂仅用于知识分享。如需转载或者引用，请与原作者联系。

来源：射频学堂

突破5G频段瓶颈！唯捷创芯新专利，解锁低噪声放大器可重构新玩法

在5G通信高速发展的当下，我们对手机、物联网设备的信号传输速度和稳定性要求越来越高，而这一切的背后，都离不开一个核心器件——低噪声放大器（LNA）。作为接收机系统的“信号放大器”，它能将微弱的射频信号放大，同时最大限度减少噪声干扰，是5G设备实现高速通信的关键。近日，唯捷创芯（天津）电子技术股份有限公司公开了一项全新发明专利——可重构低噪声放大器及射频前端模组（申请公布号：CN 121585105 A），直击传统5G LNA的频段局限痛点，用可重构技术实现双频段灵活切换，为5G射频前端设计提供了全新解决方案。今天，我们就来详细拆解这项专利的核心亮点，读懂它背后的技术突破。（截图来自中国专利公布公示网）先搞懂：为什么传统5G LNA“不够用”？在解读专利之前，我们先理清一个核心问题：传统低噪声放大器到底有什么短板，让唯捷创芯要花心思研发“可重构”版本？专利背景明确提到，5G通信需要大范围频谱带宽来支撑高速数据传输，而传统5G NR LFEM（5G新无线电分集接收前端模组）大多只支持N77频段。虽然N77频段带宽充足，但在人流密集、信号拥挤的极端场景下，很容易出现数据传输速率下降的问题。想要解决这个问题，最直接的思路是切换到使用率更低的N79频段。但传统LNA有一个致命缺陷——只能支持单一频段，如果要适配N79频段，就必须额外增加一个LNA，还要重新调整阻抗匹配，这会直接导致设备的功耗增加、体积变大，模组成本也会随之上升。更麻烦的是，N77频段需要对WIFI 5G信号进行带外抑制（避免干扰），常规设计会把这个功能集成在滤波器中；而N79频段和WIFI 5G频段距离极近，即便强行切换频段，也会受滤波器性能影响，导致信号接收异常。简单来说：传统LNA要么“单频段卡死”，要么“多频段费成本”，无法兼顾灵活性、功耗和集成度——这就是唯捷创芯这项新专利要解决的核心痛点。专利核心：一个LNA，实现N77/N79双频段自由切换这项专利的核心创新点，就在于“可重构”三个字——通过设计可切换的输入、输出匹配网络，让同一个LNA核心放大电路，既能适配N77频段，也能切换到N79频段，无需额外增加器件，完美解决了传统LNA的短板。我们先看专利公开的核心结构，整个可重构低噪声放大器由5部分依次连接组成，逻辑非常清晰：输入端 → 可重构输入匹配网络 → 放大电路 → 可重构输出匹配网络 → 输出端其中，最关键的就是两个“可重构匹配网络”——它们就像LNA的“频段切换开关”，通过切换内部的开关电容组件和开关电感组件，实现不同频段的适配和带外抑制的灵活调整。拆解1：可重构输入匹配网络——信号“进门”的第一道调节关这个网络的核心作用，是对输入端的射频信号进行“阻抗匹配”和“带外抑制”，相当于给信号做“预处理”，确保有用信号顺利进入放大电路，无用干扰被过滤。它由“第一谐振电感（Ltank）”和“第一开关电容组件（Cg2）”并联组成，其中第一开关电容组件至少包含一组“开关管+电容”的串联结构（可扩展为两组，实现更灵活的带外抑制调节）。工作逻辑很简单：当工作在N77频段时：控制开关管导通，将电容接入电路，与第一谐振电感构成并联谐振电路，既能实现N77频段的阻抗匹配，还能对WIFI 5G等干扰信号产生衰减（带外抑制）；当切换到N79频段时：控制开关管断开，取消电容接入，让第一谐振电感直接与输入端匹配电感串联，适配N79频段的输入匹配，同时取消带外抑制功能（避免影响N79信号接收）。拆解2：可重构输出匹配网络——信号“出门”的精准调节关如果说输入匹配网络是“预处理”，那输出匹配网络就是“精处理”，它负责将放大后的信号进行阻抗匹配和带外抑制，确保信号能稳定输出到后续模块。这个网络分为两个子网络，分工明确：输出阻抗匹配子网络：由开关电感组件（Ld）、第二开关电容组件（Co）、第三开关电容组件（Co2）组成，核心是通过切换电感和电容的接入状态，适配不同频段的输出阻抗，保证信号增益；带外抑制子网络：由第二谐振电感（Lo）、第七电容（C7）、第八电容（C8）和第九开关管（M9）组成，负责在N77频段时进一步抑制WIFI 5G干扰，切换到N79频段时则断开相关支路，取消抑制功能。举个具体例子：当工作在N77频段时，开关电感组件会接入两个电感（Ld1+Ld2），电容组件会接入全部电容（C3-C6），带外抑制子网络也会接入第八电容（C8），形成完整的匹配和抑制回路；而切换到N79频段时，会断开部分电感和电容支路，只保留适配N79频段的器件，同时取消带外抑制。拆解3：放大电路——信号放大的“核心引擎”放大电路是整个LNA的核心，采用“共源共栅结构”（由第一开关管M1、第二开关管M2和匹配电感Ls组成），这种结构能有效提高输出阻抗和输入输出隔离，减少信号干扰，同时保证信号放大的稳定性。两个开关管的栅极分别接入偏置电压（Vbias1、Vbias2），提供稳定的直流偏压，确保放大电路能持续、稳定地放大信号——这也是LNA实现高增益、低噪声的关键。关键性能：双频段表现拉满，兼顾增益与低噪声专利中明确给出了该可重构LNA的性能参数，从数据来看，无论是N77还是N79频段，表现都十分出色，完全满足5G设备的使用需求：N77频段：带内增益≥17.6dB，噪声系数≤3.2dB，带外有3个抑制点（分别抑制B3、B41和WIFI 5G信号），输入输出匹配良好；N79频段：带内增益≥17.1dB，噪声系数≤3.3dB，保留滤波器提供的2个抑制点，取消自身带外抑制，确保信号正常接收。这里补充一个小知识点：增益越高，信号放大能力越强；噪声系数越低，信号越纯净，干扰越少——这两个参数直接决定了LNA的性能好坏，而这项专利的参数表现，已经达到了行业优秀水平。延伸应用：不止是LNA，更是完整的射频前端模组这项专利不仅保护了可重构低噪声放大器本身，还公开了一种射频前端模组——将上述可重构LNA，搭配无线开关和带通滤波器，就能构成一个完整的5G NR LFEM模组。这种模组的优势非常明显：无需额外增加LNA，就能实现N77和N79双频段的灵活切换，既降低了模组的体积和功耗，也减少了成本，同时提高了集成度——非常适合用于5G手机、物联网终端等对体积和功耗敏感的设备。从专利附图中可以看到，这个射频前端模组结构简洁，通过MIPI 3.0接口实现控制，能快速适配现有5G设备的设计方案，落地性极强。专利价值：打破技术局限，助力5G设备升级总结来说，唯捷创芯这项可重构低噪声放大器专利，最大的价值在于“用一个核心电路，解决两个频段的需求”，其突破点主要有3点：解决传统LNA单频段局限：通过可重构匹配网络，实现N77/N79双频段自由切换，无需额外增加LNA，降低成本和功耗；兼顾带外抑制灵活性：N77频段保留WIFI 5G抑制功能，N79频段取消抑制，避免干扰，确保双频段信号接收稳定；高集成度易落地：可直接搭配现有器件组成射频前端模组，适配5G设备设计，无需大规模修改电路，加速产品商业化。对于5G通信行业来说，这项技术的落地，不仅能推动低噪声放大器的技术升级，还能助力终端设备实现更灵活的频段适配——比如在人流密集的商圈，设备可自动切换到N79频段，避免信号拥挤；在常规场景下，切换回N77频段，享受更高带宽。注释：射频学堂原创或者转载的内容，其版权皆归原作者所有，其观点仅代表作者个人，射频学堂仅用于知识分享。如需转载或者引用，请与原作者联系。来源：射频学堂