首页/文章/ 详情

射频基础—doherty提升效率的原因

5月前浏览466

射频基础——Doherty功率放大器提升效率的原因分析

Doherty功率放大器是射频工程中的经典架构,与数字预失真(DPD)技术配合,可在高峰均比(PAPR)场景下显著提升系统效率。本文将从物理机理层面深入剖析Doherty功放实现效率突破的根本原因。

一、传统功放效率瓶颈

1.1 功率回退的代价

现代无线通信普遍采用OFDM、QAM等高阶调制,信号峰均比常达6-10dB。为保证调制信号的线性放大,传统功放必须采用功率回退策略——将平均工作点设在远低于饱和功率的电平。

以6dB峰均比为例,功放需从饱和点回退6dB工作。由于传统功放效率随输出功率降低而急剧下降,此时工作效率仅为饱和状态的25%左右。这种"大马拉小车"的模式造成严重的能量浪费与散热压力。

1.2 效率与线性的矛盾

B类功放理论效率可达78.5%,但仅在饱和点实现;AB类功放通过降低导通角换取线性度,效率进一步下降。如何在全动态范围内维持高效率,成为射频工程的核心挑战。

二、Doherty架构的核心机制

2.1 双功放协同架构

Doherty功放由四个关键部分组成:


    

载波功放(Carrier PA):工作在B类或AB类,持续导通

峰值功放(Peak PA):工作在C类,仅在信号峰值时导通

功分器:实现输入信号分配

阻抗变换线:四分之一波长传输线实现有源负载调制


2.2 三阶段工作模式

Doherty功放根据输入信号强度呈现三种截然不同的工作状态:

(1)小信号阶段:预饱和高效率

在小信号阶段,峰值功放因工作在C类而处于截止状态,呈现开路特性。此时载波功放的负载通过四分之一波长变换线从50Ω变换为100Ω。根据欧姆定律,在相同电流下负载电压升高,使载波功放提前进入预饱和状态。

关键机理:电压提前饱和使功放在较低输出功率下即可达到B类最佳效率点,打破了传统功放效率随输出功率下降而线性降低的规律。

(2)中等信号阶段:效率恒定的过渡

当信号增强至峰值功放开启阈值,有源负载调制效应启动:

载波功放等效负载从100Ω向50Ω渐变(未达50Ω)

载波功放电压受峰值功放牵制维持预饱和状态

峰值功放负载从开路向50Ω转变

此阶段功放从最大效率状态向最大输出状态过渡,理想情况下效率保持恒定,填补了传统功放的效率凹陷。

(3)大信号阶段:双管饱和输出

输入信号达到峰值时:

两路功放电流同步增大

载波功放输出电压保持恒定(理想情况),维持高效率

峰值功放达到饱和,两路功放电流均达最大值

两路负载均为50Ω,实现最大功率合成

三、效率提升的关键:有源负载调制

3.1 阻抗变换的物理本质

Doherty功放的核心创新在于动态负载调制。通过四分之一波长线的阻抗变换特性:

Zin=Z02/ZL

其中Z0为传输线特性阻抗,ZL为负载阻抗。这种变换使载波功放的视在负载随峰值功放的导通状态动态变化,实现电压与电流的优化配比。

3.2 回退点的效率优化

以对称型Doherty为例,在-6dB回退点:

仅载波功放导通

50Ω负载经35Ω的λ/4线,合路点视入阻抗约25Ω

再经50Ω的λ/4线,载波功放端接阻抗变为100Ω

输出功率为饱和点的1/4,但效率维持在B类最佳值78.5%

这一特性完美匹配现代通信信号的高PAPR特征——信号大部分时间处于平均功率(回退点),而Doherty在此区间保持高效率。

3.3 效率凹陷的成因与抑制

回退点至饱和点之间存在效率凹陷,其根源在于:

载波功放始终电压饱和,维持高效率

峰值功放初始工作时处于低效率状态

仅当两路均饱和时,整体效率才恢复至78.5%

现代改进型Doherty通过非对称设计、多路峰值功放等技术,可有效抑制效率凹陷,扩展高效率范围。

综上所述,doherty提升效率的原因可以用一个公式概括I=U/R

负载阻抗在不断的变化,电流跟着变,P=UI,在输出功率、电压不变的情况下,效率与电流成负相关的关系。


来源:射频通信链
通信理论
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2026-03-05
最近编辑:5月前
匹诺曹
签名征集中
获赞 14粉丝 69文章 481课程 0
点赞
收藏
作者推荐

硬件工程师能取代射频工程师吗

硬件工程师能取代射频工程师吗?一、一个行业的普遍焦虑"射频芯片都集成到这种程度了,还需要专门的射频工程师吗?"这是近年来行业最常听到的疑问之一。随着射频前端模组(FEM)、全集成收发器(Transceiver)的普及,射频电路似乎正在变成"搭积木"的工作——选对芯片,照着参考设计连上电源和天线,看起来一切都水到渠成。硬件工程师顺带把射频做了,似乎成了成本最优的自然选择。然而,现实真的如此理想吗?最近接手的一个收发机优化项目(公 众号更新的慢了许多,抱歉),恰恰说明了集成化带来的不是简单,而是隐蔽的复杂性。二、遗留项目的恐惧:不敢动的电路这个项目有着典型的"技术遗产"特征: predecessor(前任工程师)已经完成设计并量产,现在的团队需要在此基础上做优化改进。但面对 PCB 上那些密密麻麻的匹配网络、阻抗变换结构和滤波器拓扑,现任工程师陷入了一种技术失语状态。"不敢动。"这三个字道出了射频设计最核心的痛点。电路板上明明画满了电感、电容,看起来是经过精心设计的匹配网络,但当你真正试图理解它时,会发现一个尴尬的事实:看似有设计,实则几乎没有设计依据。这些 0402 的电容电阻值是怎么选出来的?是基于史密斯圆图的精确计算,还是"试试这个值能工作"的调试结果?微带线的长度和宽度是基于哪个频段的阻抗匹配?有没有考虑过板材介电常数的批次差异?屏蔽罩的开口方向是为了抑制谐波,还是只是为了方便调试时的探头接触?没有人知道。更可怕的是,没有人知道"不知道"的后果。三、器件替换的困局:从设计降级到试错项目进展到器件替换阶段时,这种知识的断层暴露得更加彻底。理论上,替换一个射频器件(比如将某品牌 PA 换为 pin-to-pin 兼容的国产替代料)应该遵循严格的射频工程流程:重新评估新器件的 S 参数模型在仿真软件中验证原有匹配网络对新器件输出阻抗的适配性分析谐波抑制、EVM、ACPR 等系统指标的变化制定针对性的测试验证方案但现实是,团队只能"改改电阻"——把原来的 10pF 换成 12pF,把 0805 的封装换成 0603,然后对着频谱仪祈祷噪声底不要恶化,祈祷功率不要掉 3dB。这种做法的本质,是把射频工程降级为"焊工+运气"的玄学。每一次替换都是黑盒操作,每一次改动都可能破坏原本脆弱的平衡——而这种平衡,可能只是前任工程师在某个深夜调试时恰好找到的"甜蜜点",而非基于理论的最优解。四、测试的盲区:不知道什么是合格更深层的问题体现在验证环节。当电路替换完成后,团队面临的是三重无知:不知道该测什么:只测功率和灵敏度就够了?不同应用场景的测试项差异巨大,而硬件工程师往往缺乏射频指标的系统认知。不知道什么是合格:即便测出了数据,-75dBc 的谐波是好是坏?EVM 3% 在这个频段算不算超标?没有射频背景的人很难建立正确的指标基线。不知道出了问题怎么解:当测试发现接收灵敏度掉了 6dB,是匹配问题?屏蔽问题?还是本振泄漏?射频故障的症状同样,病因却千差万别。没有扎实的电磁场理论和射频链路分析能力,调试就像蒙眼修车。这种"测试-盲目调整-再测试"的低效循环,最终消耗的时间和物料成本,往往远超雇佣一名射频工程师的薪资。五、隐性知识:射频工程的护城河这个问题背后,是射频工程与硬件工程之间那条看不见的鸿沟——隐性知识(Tacit Knowledge)的积累。硬件工程师擅长数字逻辑、电源完整性、低速信号完整性,他们的设计范式通常是"确定性"的:0 和 1 有明确的阈值,I2C 协议有标准的时序,只要满足 Setup/Hold time,电路就能工作。但射频是"连续不确定性"的艺术:阻抗匹配的敏感性:一段 1mm 的走线差异,在 2.4GHz 就是 0.1λ 的相位变化,足以让匹配点偏离最优位置。寄生参数的不可见性:封装引脚的寄生电感、PCB 过孔的寄生电容,在低频设计中可以忽略,在射频频段却是主导因素。电磁耦合:两个看似不相连的电感,可能通过近场耦合产生意想不到的反馈路径,导致振荡或噪声恶化。器件的非线性特性:PA 的 P1dB、IP3、AM-PM 转换,这些 subtly 的指标决定了系统能否通过严苛的通信标准。· 这些知识无法通过 datasheet 获得,也无法通过"参照参考设计"掌握。它们是射频工程师在无数次调试、仿真、失败中积累的对"电磁场直觉"的培养。就像老工匠能通过听诊棒判断机器故障,资深射频工程师能通过频谱仪上噪底的细微起伏,嗅出匹配失谐或本振泄漏的味道。这种经验的积累,不是看几本教材就能跨越的。六、集成化的真相:封装复杂性,而非消除它回到最初的问题:射频集成度的提升是否会让射频工程师失业?恰恰相反。高集成度芯片(如 Zero-IF 收发器、集成 PA 的前端模组)实际上做的是将复杂性封装进硅片,而非消除复杂性。以现代的 5G 射频前端为例:多频段复用:一颗模组要覆盖 Sub-6GHz 的数十个频段,每个频段都有独特的阻抗特性和滤波要求。MIMO 隔离度:多天线同时工作时,端口隔离度如何保证?这需要系统级的电磁仿真和布局优化,芯片集成解决不了板级耦合问题。热与功率的平衡:集成 PA 的散热设计、功率回退策略、DPD(数字预失真)算法的协同,都需要射频系统级的思考。EMC/EMI 合规:集成度越高,谐波和杂散越容易被"封装"进系统,要通过 CE/FCC 认证,往往需要在板级做额外的滤波和屏蔽设计。硬件工程师可以"连上"这些芯片,但如何让它们工作在最佳区域、如何在性能和功耗之间找到最优折中、如何在批量生产时保证一致性,这些仍然是射频工程师的核心价值。七、协作而非取代:重新定义边界这不是要贬低硬件工程师的价值,而是强调专业分工的必要性。理想的开发流程应该是:射频工程师:负责链路预算、阻抗匹配、电磁兼容、射频指标定义和架构选型,解决"为什么这样设计"和"如何调优"的问题。硬件工程师:负责电源树设计、数字接口、低速控制逻辑、生产工艺转换,解决"如何可靠实现"和"如何降低成本"的问题。当硬件工程师试图"顺带"做射频时,他面临的不仅是技术鸿沟,更是风险管理的失控。一个不合格的射频设计可能导致:产品通过不了入网认证(如 3GPP 的杂散指标)批量生产时良率暴跌(射频匹配对器件公差极度敏感)现场使用中偶发的通信失败(射频问题往往难以复现和定位)这些风险的代价,远高于维持一个专业射频团队的成本。八、结语:敬畏专业,尊重边界硬件工程师与射频工程师之间,差的不是几节电路课,而是对电磁世界的敬畏,以及对那些看不见、摸不着却真实存在的波的深刻理解。在追求降本增效的今天,我们或许应该重新思考:用专业化的深度,换取系统级的可靠性——这才是工程实践真正的智慧。来源:射频通信链

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈