首页/文章/ 详情

Cadence 推出合作伙伴生态系统,加速小芯片上市进程

9月前浏览523
 

Cadence 与三星电子晶圆代工厂、Arm 等合作伙伴建立战略合作关系,基于 Cadence 物理 AI 小芯片平台,可交付经过预验证的小芯片解决方案



         


中国上海,2026 年 1 月 7 日—楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日宣布推出从设计规范到封装部件的完整小芯片生态系统,助力客户开发面向物理 AI、数据中心及高性能计算 (HPC) 应用的小芯片,旨在降低工程设计复杂度,缩短产品上市周期。首批与 Cadence 建立合作关系的 IP 合作伙伴包括 Arm、Arteris、eMemory、M31 Technology、Silicon Creations、Trilinear Technologies 以及芯片分析合作伙伴 proteanTecs。为帮助客户降低风险并简化应用流程,Cadence 携手三星电子晶圆代工厂,基于三星晶圆代工厂的 SF5A 工艺,打造 Cadence® 物理 AI 小芯片平台的芯片原型演示方案,其中包含预集成的合作伙伴 IP。


凭借双方长期以来的紧密合作,Cadence 与 Arm 携手加速推进物理与基础设施 AI 应用领域的创新。Cadence 将整合先进的 Arm® Zena™ Compute Subsystem (CSS) 及其他关键 IP,进一步提升其物理 AI 小芯片平台与小芯片架构。全新 Cadence 解决方案既能满足汽车、机器人及无人机领域对下一代边缘 AI 处理的严苛需求,又可适配数据中心、云计算及 HPC 应用对标准 I/O 与内存小芯片的需求。此次合作不仅简化了工程设计复杂度,更为客户开辟了一条低风险的先进小芯片应用路径,为构建更智能、更安全且更高效的系统铺平道路。


       

Cadence 计算解决方案事业部副总裁 David Glasco 表示:“Cadence 推出全新的小芯片生态系统,标志着小芯片技术发展的一个重要里程碑。随着设计复杂度持续攀升,构建基于多芯片和小芯片的架构已成为提升性能与成本效益的关键。Cadence 的小芯片解决方案能够优化成本,同时提供灵活的定制化服务,实现可配置性。依托公司在 IP 与 SoC 设计领域的深厚积累,并结合强大合作伙伴生态系统中已预先集成并验证的 IP ,Cadence 正加速推进小芯片解决方案的开发进程,帮助客户降低风险,提振部署信心,快速实现其小芯片战略目标。”

     


Cadence 构建了一套由设计规范驱动的自动化流程,用于生成小芯片框架架构,这些架构集成 Cadence IP 与第三方合作伙伴 IP ,并融合小芯片管理、安全及可靠性特性,所有功能均由先进软件提供支持。生成的 EDA 工具流程可与 Cadence Xcelium™ Logic Simulator 无缝协同仿真,并支持与 Cadence Palladium® Z3 Enterprise Emulation Platform 高效仿真,同时物理设计流程采用实时反馈机制,有助实现高效的布局布线循环。最终形成的小芯片架构符合行业标准,确保在小芯片生态系统中具备广泛的互操作性,与 Arm 小芯片系统架构及未来 OCP 基础小芯片系统架构兼容。Cadence 的 Universal Chiplet Interconnect Express™ (UCIe™) IP 提供行业标准的芯片间互连,其全面的协议 IP 组合支持快速集成 LPDDR6/5X、DDR5-MRDIMM、PCI Express® (PCIe®) 7.0、HBM4 等前沿接口。

作为 Cadence 物理 AI 小芯片平台的组成部分,基准系统小芯片已集成 Cadence 小芯片框架、UCIe 32G 及 LPDDR5X IP,其早期原型已经过全面的硅验证。


 


来源:Cadence楷登
SystemHPC半导体航空航天汽车电子UG芯片云计算UMCadence数字孪生工厂无人机Unity
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2026-01-13
最近编辑:9月前
Cadence楷登
签名征集中
获赞 4粉丝 125文章 694课程 0
点赞
收藏
作者推荐

Cadence Palladium Z3与Protium X3系统荣膺2025全球电子成就奖

在全球电子设计加速演进的浪潮中,Cadence 楷登电子再度以卓越的创新实力赢得行业瞩目。由全球电子技术领域知名媒体集团 ASPENCORE 举办的全球电子成就奖颁奖典礼于 2025 年 11 月 25 日 在深圳盛大举行。Cadence 旗下的 Palladium Z3 硬件仿真系统与 Protium X3 FPGA 原型验证系统荣膺 2025 全球电子成就奖(World Electronics Achievement Awards, WEAA)之“年度 EDA/IP/软件产品”奖项。 这一荣誉,是对 Cadence 长期深耕验证领域、引领设计加速创新的高度肯定;更是以“智能系统设计(Intelligent System Design™)”战略,推动产业实现持续突破的又一里程碑。WEAA年度 EDA/IP/软件产品 验证加速的新时代正在到来在 AI、汽车电子、数据中心与高性能计算全面崛起的时代,SoC 设计规模正不断攀升。面对数十亿门级设计与多系统协同开发的挑战,传统验证手段早已难以满足研发节奏。Cadence 深刻洞察客户需求,推出了全新一代 Palladium Z3 与 Protium X3 系统——一套面向未来的验证与原型平台,让硬件与软件得以并行开发,让创新从此加速落地。这对“动力双剑”系统不仅延续了 Cadence 在硬件仿真和原型验证领域的技术积淀,更以全新架构定义了验证效率的新标准:容量提升超 2 倍,支持从 1600 万门到 480 亿门的设计规模;速度提升约 1.5 倍,实现更快的编译、更短的部署、更高的吞吐;一体化迁移架构,可在仿真与原型间无缝切换;模块化设计,灵活扩展以满足不同团队的并行验证需求。它们的出现,标志着从“功能验证”迈向“系统级加速”的新阶段。双平台协同:从仿真到原型,一脉贯通Palladium Z3 与Protium X3 的协同,是 Cadence 技术哲学的最好体现——通过统一架构,实现从硬件仿真到软件验证的自然衔接。在设计早期,工程师可借助 Palladium Z3 进行全系统功能验证,提前发现潜在设计问题;而在系统逐步完善后,可直接迁移至 Protium X3,用于软件调试与性能验证,实现“硬件未出片,软件先起跑”。两套系统共享一致的编译前端与接口环境,支持虚拟接口与物理接口的自由切换,让设计、验证、软件开发三大环节形成真正的闭环协作。新一代 Palladium Z3 与 Protium X3 系统在架构与功能上实现多重突破,它们不仅是验证工具,更是智能化的加速平台。Palladium Z3 集成了多款面向特定领域的应用,包括行业首创 4 态硬件仿真,还原真实硅片行为;实数建模(RNM)支持混合信号验证;动态功耗分析(DPA)实现系统级低功耗优化。采用 NVIDIA BlueField DPU 与 Quantum InfiniBand 技术,实现虚拟接口与物理接口的自由切换,在多系统协作场景下保持一致性与高吞吐。支持分布式编译与快速增量调试,工程师可在一天内完成多轮设计迭代,让复杂设计验证更加灵活与高效。凭借这些技术创新,Palladium Z3 与 Protium X3 不仅提升了验证速度,更帮助客户构建真正的“数字孪生”设计环境——在虚拟世界中预见现实成果。正因如此,从数据中心到汽车电子,从 AI 计算到移动终端,Cadence 的硬件加速平台正成为全球创新企业的信赖之选。Palladium Z3 与 Protium X3 系统自推出以来,已被全球众多领先企业采用。包括 AMD、Arm、NVIDIA 在内的合作伙伴,都在其开发流程中深度集成了 Cadence 的验证解决方案。以智能系统设计战略,开启验证新纪元Palladium Z3 与 Protium X3 不仅是验证平台的革新,更是 Cadence 智能系统设计战略的重要组成部分。通过软硬件协同、AI 驱动分析和系统级集成,Cadence 正帮助客户实现从“创意到实现(From Idea to Silicon and Beyond)”的全面提速。此次荣膺 2025 全球电子成就奖,不仅是对 Palladium Z3 与 Protium X3 技术突破的权威认可,更是对楷登电子长期坚持创新、深耕客户价值的肯定。这份荣誉属于每一位信任我们的客户,属于每一位在创新道路上携手同行的伙伴。在未来的征程中,Cadence 将继续携手全球合作伙伴,以先进的 EDA 技术和硬件加速平台,驱动智能系统设计的持续进化,为电子产业的发展注入不竭动力。 来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈