PCB设计中的电磁兼容性考虑
电磁兼容的一般概念
考虑电磁兼容的根本原因在于电磁干扰的存在。电磁干扰（Electromagnetic Interference，简称EMI）是破坏性电磁能从一个电子设备通过辐射或传导传到另一个电子设备的过程。一般来说，EMI特指射频信号（RF），但电磁干扰可以在所有的频率范围内发生。
电磁兼容性（Electromagnetic Compatibility，简称EMC）是指电气和电子系统、设备和装置在设定的电磁环境中，在规定的安全界限内以设计的等级或性能运行，而不会由于电磁干扰引起损坏或不可接受到性能恶化的能力。这里所说的电磁环境是指存在于给定场所的所有电磁现象的总和。这表明电磁兼容性一方面指电子产品应具有抑制外部电磁干扰的能力；另一方面，该电子产品所产生的电磁干扰应低于限度，不得影响同一电磁环境中其他电子设备的正常工作。
现今的电子产品已经由模拟设计转为数字设计。随着数字逻辑设备的发展，与EMI和EMC相关的问题开始成为产品的焦点，并得到设计者和使用者很大的关注。美国通信委员会（FCC）在20世纪70年代中后期公布了个人电脑和类似设备的辐射标准，欧共体在其89/336/EEC电磁兼容指导性文件中提出辐射和抗干扰的强制性要求。我国也陆续制定了有关电磁兼容的国家标准和国家军用标准，例如“电磁兼容术语”（GB/T4365-1995），“电磁干扰和电磁兼容性术语”（GJB72-85），“无线电干扰和抗扰度测量设备规范”（GB/T6113-1995），“电动工具、家用电器和类似器具无线电干扰特性的测量方法和允许值”（GB4343-84）。这些电磁兼容性规范大大推动了电子设计技术并提高了电子产品的可靠性和适用性。
EMC在PCB设计中的重要性
随着电子设备的灵敏度越来越高，并且接受微弱信号的能力越来越强，电子产品频带也越来越宽，尺寸越来越小，并且要求电子设备抗干扰能力越来越强。一些电器、电子设备工作时所产生的电磁波，容易对周围的其他电气、电子设备形成电磁干扰，引发故障或者影响信号的传输。另外，过度的电磁干扰会形成电磁污染，危害人们的身体健康，破坏生态环境。
如果在一个系统中各种用电设备能够正常工作而不致相互发生电磁干扰造成性能改变和设备的损坏，人们就称这个系统中的用电设备是相互兼容的。但是随着设备功能的多样化、结构的复杂化、功率的加大和频率的提高，同时它们的灵敏度也越来越高，这种相互兼容的状态越来越难获得。为了使系统达到电磁兼容，必须以系统的电磁环境为依据，要求每个用电设备不产生超过一定限度的电磁发射，同时又要求它本身要具备一定的抗干扰能力。只有对每一个设备都作出这两个方面的约束和改进，才能保证系统达到完全兼容。
通常认为电磁干扰的传输有两种方式：一种是传导方式；另一种是辐射方式。在实际工程中，两个设备之间发生干扰通常包含着许多种途径的耦合。正因为多种途径的耦合同时存在，反复交叉，共同产生干扰，才使得电磁干扰变得难以控制。
常见的电磁干扰主要有以下几种：
（1）射频干扰。由于现有的无线电发射机的激增，射频干扰给电子系统造成了很大的威胁。蜂窝电话、手持无线电、无线电遥控单元、寻呼机和其他类似设备现在非常普遍。造成有害的干扰并不需要很大的发生功率。典型的故障出现在射频场强为1～10V/m的范围内。在欧洲、北美和很多亚洲国家，避免射频干扰损坏其他设备已经成为对所有产品在法律上的强制性规定。
（2）静电放电（ESD）。现代芯片工艺已经有了很大的进步，在很小的几何尺寸（0.18um）上元件已经变得非常密集。这些高速的、数以百万计的晶体管微处理器的灵敏性很高，很容易受到外界静电放电影响而损坏。放电可以是直接或辐射的方式引起。直接接触放电一般引起设备永久性的损坏。辐射引起的静电放电可能引起设备紊乱，工作不正常。
（3）电力干扰。随着越来越多的电子设备接入电力主干网，系统会出现一些潜在地干扰。这些干扰包括电力线干扰、电快速瞬变、电涌、电压变化、闪电瞬变和电力线谐波等。对于高频开关电源来说，这些干扰变得很显著。
（4）自兼容性。一个系统的数字部分或电路可能干扰模拟设备，在导线之间产生串绕（Crosstalk），或者一个电机可以引起数字电路的紊乱。
另外，一个在低频可以正常工作的电子产品，当频率升高时会遇到一些低频所没有的问题。比如反射、串绕、地弹、高频噪声等。
一个不符合EMC规范的电子产品不是合格的电子设计。设计产品除了满足市场功能性要求外，还必须采用适当的设计技术来预防或解除EMI的影响。
PCB设计的EMC考虑
对于高速PCB（Printed Circuit Board，印制电路板）设计中EMI问题，通常有两种方法解决：一种是抑制EMI的影响，另一种是屏蔽EMI的影响。这两种方式有很多不同的表现形式，特别是屏蔽系统使得EMI影响电子产品的可能性降到了最低。
射频（RF）能量是由印制电路板（PCB）内的开关电流产生的，这些电流是数字元件产生的副产品。在一个电源分配系统中每一个逻辑状态的改变都会产生一个瞬间的电涌，大多数情况下，这些逻辑状态的改变不会产生足够的接地噪声电压造成任何功能性的影响，但当一个元件的边沿速率（上升时间和下降时间）变得相当快的时候便会产生足够的射频能量影响其他的电子元件的正常工作。
一、 PCB上电磁干扰产生的原因
不适当的做法通常会在PCB上引起超出规范的EMI。结合高频信号的特性，与PCB级的EMI相关的主要包括以下几个方面：
（1）封装措施使用不适当。如应该用金属封装的器件却用塑料封装。
（2）PCB设计不佳，完成质量不高，电缆与接头的接地不良。
（3）不适当甚至错误的PCB布局。
包括时钟和周期信号走线设定不当；PCB的分层排列及信号布线层设置不当；对于带有高频RF能量分布成分的选择不当；共模与差模滤波考虑不足；接地环路引起RF和地弹；旁路和去耦不足等等。
要实现系统级的EMI抑制，通常需要一些适当的方法：这主要包括屏蔽、衬垫、接地、滤波、去耦、适当布线、电路阻抗控制等。
二、电磁兼容的屏蔽设计
现今的电子产业界已愈来愈注意到SE/EMC（Shielding Effectiveness，SE，隔离室屏蔽效益）的需求，而随着更多电子组件的使用，电磁兼容性亦更受到关切。电磁屏蔽就是以金属隔离的原理来控制电磁干扰由一个区域向另一个区域感应和辐射传播电方法。通常包括两种：一种是静电屏蔽，主要用于防止静电场和恒定磁场的影响；另一种是电磁屏蔽，主要用于防止交变电场、交变磁场以及交变电磁场的影响。
EMI屏蔽可使产品简单且有效的符合EMC的规范，当频率在10MHz以下时电磁波大多为传导的形式，而较高频率的电磁波则多为辐射的形式。设计时可以采用单层实心屏蔽材料、多层实心屏蔽材料、双重屏蔽或者双重以上屏蔽等新型材料进行EMI屏蔽。对于低频的电磁干扰需要用厚的屏蔽层，最合适的是使用磁导率高的材料或磁性材料，如镍铜合金等，以获得最大的电磁吸收损耗，而对于高频电磁波可使用金属屏蔽材料。
在实际的EMI屏蔽中，电磁屏蔽效能很大程度上取决于机箱的物理结构，即导电的连续性。机箱上的接缝以及开口都是电磁波的泄漏源。而且，穿过机箱的电缆也是造成屏蔽效能下降到主要原因。机箱上开口的电磁泄漏与开口的形状、辐射源的特性和辐射源到开口处的距离相关。通过适当地设计开口尺寸和辐射源到开口的距离能够改善屏蔽效能。通常解决机箱缝隙电磁泄漏的方式是在缝隙处用电磁密封衬垫。电磁密封衬垫是一种导电的弹性材料，它能够保持缝隙处的导电连续性。常见的电磁密封衬垫有：导电橡胶（在橡胶中掺入导电颗粒，使这种复合材料既具有橡胶的弹性，又具有金属的导电性。）、双重导电橡胶（它不是在橡胶所有部分掺入导电颗粒，这样获得的好处是既最大限度地保持了橡胶的弹性，又保证了导电性）、金属编织网套（以橡胶为芯的金属编织网套）、螺旋管衬垫（用不锈钢、铍铜或镀锡铍铜卷成的螺旋管）等。另外，当对通风量要求比较高时，必须使用截至波导通风板，这种板相当于一个高通滤波器，对高于某一频率的电磁波不衰减通过，但对于低于这一频率的电磁波则进行很大的衰减，合理应用截至波导的这种特性可以很好的屏蔽EMI的干扰。
三、 电磁兼容的合理PCB设计
随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有的甚至超过100MHZ。当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，除非使用高速电路设计知识，否则基于传统方法设计的PCB将无法工作。因此，高速电路设计技术已经成为电子系统设计师必须采取的设计手段。只有通过使用高速电路设计师的设计技术，才能实现设计过程的可控性。
通常认为如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说１／３），就称为高速电路。实际上，信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿（或称信号的跳变）引发了信号传输的非预期结果。要实现符合EMC标准的高频PCB设计，通常需要采用以下技术：包括旁路与去耦、接地控制、传输线控制、走线终端匹配等。
（1）旁路与去耦
去耦是指去除在器件切换时从高频器件进入到配电网络中的RF能量，而旁路则是从元件或电缆中转移不想要的共模RF能量。
所有的电容器都是由LCR电路组成，其中L是电感，它与导线长度有关，R是导线中的电阻，C是指电容。在某一频率上，该LC串联组合将产生谐振。在谐振状态下，LCR电路将有非常小的阻抗和有效的RF旁路。当频率高于电容的自谐振时，电容器渐变为感性阻抗，同时旁路或去藕效果下降。因此，电容器实现旁路与去耦的效果受引线长度，以及电容器与器件间的走线、介质填料等的影响。理想的去耦电容器还可以提供逻辑装置状态切换时所需的所有电流，实际上是电源和接地层间的阻抗决定电容器能够提供的电流的多少。
当选择旁路和去耦电容时，可通过逻辑系列和所使用的时钟速度来计算所需电容器的自谐振频率，根据频率以及电路中的容抗来选择电容值。在选择封装尺度是尽量选择更低引线电感的电容，这通常表现为SMT（Surface Mount Technology）电容器，而不选择通孔式电容器（如DIP封装的电容器）。另外在产品设计中，也常常采用并联去耦电容来提供更大的工作频带，减少接地不平衡。在并联电容系统中，当高于自谐振频率时，大电容表现感性阻抗并随频率增大而增加；而小电容则表现为容性阻抗并随频率增加而减少，而且此时整个电容电路的阻抗比单独一个电容时的阻抗要小。
（2）接地系统
大多数电子产品都要求接地。接地是使噪声干扰最小化并对电路进行划分的一个重要方法。接地主要表现在为模拟与数字电路之间提供参考连接以及在PCB的地层和金属外壳之间提供高频连接。
PCB经常包含着危险电压。它包括在电源组件、通信电路、延迟驱动仪表控制、功率交换模块以及类似的器件中。要使产品符合安全规则，并符合电磁兼容性，必须去掉这些危险电压，通常的策略就是采用地线或地平面系统。地线（或地平面）实质是信号回流源的低阻抗路径。由于地线的这种作用，使得地线中可能会有很大的电流存在。因为地线的阻抗不会是零，因而这种电流会产生电位差。当地线中有电位差存在时，对系统的影响就很明显了：地电位差能够造成电路的误动作，使系统工作不正常。
由于接地系统存在地电位差的问题，在设计产品的接地过程中必须针对PCB的特点选择相应的接地方法，而不能随意使用。通常采用的接地方法包括单点接地、多点接地、混合接地等。单点接地是指在产品设计中，接地线路与单独一个参考点相连，这种接地设置目的是为了防止来自两个不同的参考电平的子系统中的电流与射频电流经过同样的返回路径而导致共阻抗耦合。这种接地方法用在低频PCB中比较合适，可以减小分布传输阻抗的影响。但在高频PCB中，返回路径的电感在高频下成为线路阻抗的主要部分，因而在高频PCB中为使接地阻抗最小，通常采用多点接地法。多点接地中最重要的一点就是要求接地引线的长度最小，因为更长的引线代表更大的电感，从而增加地阻抗，引起地电位差。混合接地结构是单点接地和多点接地的复合。当在PCB中存在高低混合频率时常用这种结构，即在低频处呈现单点接地，而在高频处则呈现多点接地。如下图1为容性耦合混合接地。相对应的感性耦合混合接地模型中把C1～C3改为适合的电感即可。
（3）传输线效应以及终端匹配
传输线就是一个适合在两个或多个终端间有效传播电功率或电信号的传输系统，如金属导线、波导、同轴电缆和PCB走线。如果传输线终端不匹配，或者信号在阻抗不连续的PCB走线上传送，电路就会出现功能性问题和EMI干扰，这包括电压下降、冲击激励产生的振荡等。在处理传输线效应过程中，线路阻抗影响着产品的最终性能，当且仅当电路终接的负载等于线路的特性阻抗时，在PCB走线上传输的信号才会在足够远处被完全吸收而不会产生反射现象。若终端不匹配，大部分信号会反射回来，并且容易引起电路的过冲或欠冲甚至电路振荡。
通常所说的电气长线是指线路长度大于信号波长的1/20（频域），或传播延时大于信号上升沿时间的1/4（时域）的走线。信号线是否为电气长线决定该电路是集总参数还是分布参数结构。对分布参数电路，为了较好保持信号的波形，必须考虑调节传输线的特性阻抗和终端匹配问题。传输线终端反射电压可以通过下式表示：
Vr＝Vi（Rt－Z0）/ （Rt＋Z0）＝ρVi
其中Vr是终端电压，Vi是初始电压，Rt是终端阻抗，Z0是线路的特性阻抗，ρ为反射率。当Rt＝Z0时，反射率为0，即没有反射，电压保持不变；当Rt为无穷大，即终端开路，此时反射率为1，电压100％反射，此时的电压为原来电压值得两倍；如果Rt＝0，即终端短路，反射率为－1，则总电压为零。从中可以看出失配越大，则反射电压就越大，传输线若两端都不匹配，就会产生电路振荡。
针对传输线效应，通常采用控制走线的长度以及调节走线宽度改变特制阻抗来抑制传输线效应。例如：则：如果采用CMOS或TTL电路进行设计，工作频率小于10MHz，布线长度应不大于7.5英寸。工作频率在50MHz布线长度应不大于2英寸。如果工作频率达到或超过75MHz布线长度应在1.5英寸。对于GaAs芯片最大的布线长度应为0.3英寸。如果超过这个标准，就存在传输线的问题。解决传输线效应的另一个方法是选择正确的布线路径和终端拓扑结构。走线的拓扑结构是指电路网线的布线顺序及布线结构。当使用高速逻辑器件时，除非走线分支长度保持很短，否则边沿快速变化的信号将被信号主干走线上的分支走线所扭曲。通常情形下，PCB走线采用两种基本拓扑结构，即菊花链(Daisy Chain)布线和星形(Star)分布。当需要不同的阻抗时，最容易的方法就是改变线宽。
四、电磁兼容设计中的电源问题
在PCB设计中，电源系统（包括相对高电位于相对低电位）主要可能引起两个问题：一个是电源（或高电位）噪声，即在该数字电路系统中，CPU电路、动态存储器件和其他数字逻辑电路在工作过程中逻辑状态高速变换，造成系统电流和电压变化而产生的噪声，温度变化时的直流噪声以及供电电源本身产生的噪声等。另一个是地线（或低电位）噪声，即在系统内各个部分的地线之间出现电位差或因存在接地阻抗而引起接地噪声。
PCB上的电源电压波动和地电平波动容易导致信号波形产生尖峰过冲或衰减振荡，造成数字IC电路的噪声容限，进而引起误操作。其原因主要是数字IC的开关电流和电源线、地线的电阻所造成的电压降，以及元器件引脚的分布电感所造成的感应电压降。分布电感引起的电压降影响比线路阻抗大，这是设计中必须考虑的一个方面。
当PCB中CMOS部分是数字模拟混合电路时，如D/A转换，当数字部分接电源VDD后，VDD的电能会耦合到模拟部分，部分VDD电压出现在模拟电源的管脚上，对整个系统性能有很大的破坏，甚至导致系统不能工作。
由于以上的原因，PCB上电源布线应该根据电流的大小，尽量加大电源线线宽，以期减少环路阻抗。在多层PCB中采用电源层和地层，同时减少电源线到电源层或地层的线长。另外，电源线和地线的走向应该和数据线或地址线传递的方向一致，这样可以减少干扰，增强系统的抗噪声能力。
展望
随着电子科技的发展，系统时钟和速度不断提高。现在的计算机系统中时钟工作频率经常达到上GHz。当元件工作在高频时，为适应更小的时钟脉冲间隔，信号跳变沿速率加快，因此RF频谱分散加重了，产生EMI干扰的可能性增加了，要设计符合EMC的产品难度提高了。但是只要根据产品的特性以及频率特性总可以找到相应的设计方案。
一个简单的电磁干扰模型包括三个因素：必要的能量源、必要的接收器、在接收器和能量源之间必须有能量传输的耦合路径。只有这三方面都存在时干扰才可能产生。工程师的任务就是决定系统设计中哪个要素是最容易消除的，并通过相应的PCB设计来实现这种消除EMI的思想 另外，在设计中尽量使用尽可能慢的逻辑系统。比如在大多数应用中，一个74HCT器件足以作为一个74ACT器件的临时替代品，同时具有产生更小RF能量的优点。一个总的设计思想就是不要使用比功能上所要求的或电路实际要求的更快的元件。
