CAEer在整个设计阶段过程中承担的不同角色
前言
在日常的工作流程中，我们CAE工程师主要参与在产品开发的前期，当然后时候开发的后期也偶尔会有我们的身影。
这篇文章就来简单帮大家理清一下整个产品开发流程中CAE工程师需要重点参与的两个阶段，让各位CAEer更好的开展团队之间工作。
DV (Design Verification)
01
我们经常听到设计工程师发我们一个数模，然后跑过来跟我们说现在是DV阶段，帮他分析个什么什么东西。第一次听到的你肯定是一头雾水，什么叫DV阶段？
DV其实是标题上的英文单词的简称，就是产品正处于设计阶段，这时他们提供的数模往往也比较粗糙，一些塑料件上本该壁厚均匀的地方也没有抠出来
这对于有网格完美强迫症的CAEer来说，无疑是比较痛苦的，抽中面一些实心（没有抠）的特征就会直接炸掉，需要自己去建立网格。
而且这数据后面还会经过多次修改，改动大的话就需要重新再画一遍网格，如果你手下有外协或者专门负责画网格的工程师的话就还好。
现在客户经常性的要求设计阶段先来个网格模型试算一下，加班就是这样来的猝不及防。
PV (Production Verification)
02
PV就是验证阶段，已经距离量产不远了。这个时候会有一部分产品样件拿去做实验，如果实验没有过还会来找我们CAE工程师对标一下，找一下实验与仿真的一致性，然后改良产品，继续仿真直到过了法规实验项的要求。小部分的修改还是可以接受，如局部加胶，我们只需要改个厚度参数，再偏置一下，如果是局部特征修改，我们就需要大动网格了。
还有在流水线上工人组装产品时，突发的卡扣断裂这些问题也会出现，需要CAE工程师去模拟分析，然后解决问题。
设计失效模式与影响分析 (DFMEA)
03
这个大家了解就行，DFMEA在DV阶段之前，在设计源头预测和防止潜在缺陷，是一份动态更新的设计风险清单和预防措施
过程失效模式及后果分析（PFMEA）
04
PFEMA主要在PV阶段之前，是一种预防性的质量工具，它系统地分析制造/装配过程中的每一个步骤，
，旨在：
识别潜在的失效模式（即“过程中可能出什么问题”）。
评估其后果和风险（对产品、客户或生产线的影响）。
制定预防与探测措施，从而在问题发生前就将其消除或降低风险。
今天的经验分享到这里就结束了，觉得有用还请不要忘了点赞+转发！
本文完
