UCIe仿真之有机中介层过孔Pattern优化

Universal Chip-let Interconnect Express（UCIe）有望使多芯片系统主导高性能数据中心AI半导体。随着市场对UCIe-36 Gbps的需求，半导体代工厂正在增强2.5D/3D封装解决方案，以解决与高带宽多Die系统相关的布局和SI-PI挑战。可行性分析表明，Silicon Interposer技术可以用于UCIe-36 Gbps，没有大问题。然而，Organic Interposer是一个很好的选择，为更大的SoC，它已经证明了出色的可靠性。

本文提出了一种新的SI-PI方法和布局优化技术，以最大限度地减少串扰，并实现36 Gbps的UCIe xA64芯片到芯片连接使用有机中介层技术。仿真方法结合了2D和3D-EM提取、平衡精度和时间。

强调了在UCIe-x64模块的45µm对角间距微凸块引脚区域内实施接地-信号-接地（G-S-G）布线模式的挑战，这是由于Organic Interposer的限制，例如大型过孔和严格的走线宽度和间距要求。这些限制导致高串扰，并阻碍UCIexA 64信号在388.8µm宽度内扇出。

本文解释了我们如何通过一种新颖的过孔扇出和布线模式克服这些挑战，该模式有助于微凸块区域内的G-S-G布线，降低串扰，并确保在指定的宽度内以36 Gbps成功扇出信号（原作者已申请专利）。

我们首先介绍下Organic Interposer和Silicon Interposer过孔直径、走线线宽和线间距方面的典型参数对比：

     

详细说明：

1. 过孔直径（Via Diameter）:

• 有机中介层：
  过孔通过激光钻孔或机械钻孔实现，直径通常在 20–50 μm 范围。

• 硅中介层：
  使用半导体工艺（如光刻和蚀刻），过孔直径可小至 1–5 μm（即硅通孔TSV）。

2. 走线线宽（Line Width）:

• 有机中介层：
  线宽受限于基板材料（如ABF）和蚀刻工艺，最小线宽约 2–10 μm。

• 硅中介层：
  采用与芯片相同的微影技术，线宽可达 亚微米级（0.2–1 μm）。

3. 线间距（Line Spacing）:

• 有机中介层：
  最小间距约 2–10 μm（与线宽匹配）。

• 硅中介层：
  间距可压缩至 0.2–1 μm，支持超高密度互连。

4、技术差异根源

• 有机中介层：
  基于类PCB工艺（层压、蚀刻），成本低但精度受限，适合高性价比封装（如移动处理器）。

• 硅中介层：
  采用半导体前道工艺（光刻、镀铜、CMP），精度极高但成本昂贵，用于2.5D/3D先进封装（如HBM集成）。

5、应用场景

Note:以上数据来自Deepseek，仅供参考,如果需要特定工艺的详细设计规则（Design Rules），建议参考厂商技术文档（如TSMC、Samsung或基板供应商）。

02

—