首页/文章/ 详情

技术博客 I 如何优化 PCB 布线规则?

11月前浏览115


本文要点



  • 在 PCB 布线中不使用规则可能会出现的问题。

  • 设计中可使用的不同类型 PCB 布线规则。

  • 如何在 PCB 布线中应用规则和约束。


“限制”一词通常具有负面色彩,会引起人们的警惕。但实际上,对于整体的正向发展而言,限制或是规则非常重要;一如我们从小就要学会遵守社会与法律规则。


同理,为 PCB 制定规则应当受到重视。虽然为此需要花费时间进行研究并投入精力,但设置这些限制条件并按照规则布线,可以避免设计以失败告终。下文中,我们将探讨 PCB 布线规则的重要性,以及使用这些规则对于设计有何益处。


在 PCB 布线中不使用规则和约束会出现哪些问题?


在 PCB 设计中使用约束和规则有很多原因。约束和规则可以让设计变得更有条理,它们可以在原理图和 layout 之间传递重要信息。不过最重要的是避免制造问题,确保电路板的电气性能。设计规则可以解决的问题包括——


1

制造问题

 


如果器件之间摆放距离太近或方向不正确,可能难以正确组装或焊接。此外,自动插件机可能无法根据需求放置元件,而进行人工组装的技术人员则可能无法将工具和焊接材料放入狭小的区域。这些元件之间的距离越近,就越有可能造成不良影响,因为热烙铁或其他工具会影响到附近的器件。


 

复杂的 PCB 布线需要依靠规则和约束才能成功。


电路板上的金属如果过于靠近其他金属元素,也可能在制造过程中引发问题。例如形成焊料碎片,导致间歇性短路,并且这种短路很难被发现和纠正。焊料还可能使走线或焊盘之间桥接,造成直接短路。如果连接到大面积金属的元件(如连接到接地平面的小型表面贴装旁路电容器)没有正确的热风焊盘,则可能无法 正确焊接。


2

电气性能问题

 


如果用于导电的走线宽度不够,则可能无法满足电流承载能力。有些走线还必须具有精确的宽度,以控制走线阻抗。其他走线需要按特定长度布线,或与类似网络的长度相匹配。差分对必须整齐地并排布线。还有一些走线可能需要按特定的模式或“拓扑结构”布线。所有走线和与之并排、位于其上方或下方的其他走线之间,可能有间距要求。


过去,我们可以将 PCB 设计图导入自动布线器,最后得到一块完整布线且运行完美的电路板。但这种方法如今不再适用。如果在走线布线宽度、间距、长度和拓扑结构方面稍有疏忽,最终可能出现大量的信号完整性问题,包括串扰、反射、接地反弹和电磁干扰。


遵守 PCB 设计规则和约束不再是一种“高级需求”,而是满足各种设计制造和电气性能要求的必要条件。因此,接下来的问题是,设计工具中有哪些约束条件可以帮助我们达成这一目标。


 

在 Cadence Allegro X Design Platform 的规则管理器中,可以针对很多方面设置 PCB 设计规则和约束,例如差分对。


有哪些不同的 PCB 布线规则?


针对 PCB 设计布线,可以设置许多不同的规则和约束。我们先介绍器件的一些非布线规则,这些规则即便并不针对布线,最终也会对布线产生影响。


器件

可以为器件设置的规则包括与其他元件、设计元素和电路板轮廓特征(如切口)之间的间隙。此类元件间隙可以是与单个器件之间的间隙,也可以是与一组(类)器件之间的间隙。还可以设置约束条件,规定元件可以放置在电路板的哪一面,或因高度或性能原因不能将元件放置在某些特定区域。

走线宽度

可以为设计中的大部分网络、特定网络或网络类别设置默认的走线宽度。可为受控阻抗布线宽度、差分对宽度或其他敏感网络(如时钟线路)附加这些约束条件。


在某些情况下,可能需要减少走线宽度,以实现狭小区域布线,这就是所谓的“走线缩颈”。


可能还需要以超大宽度布线,以满足电源要求,或针对射频设计频繁更改走线宽度。

走线间隙

可以设置走线间隙约束,来控制走线到走线、走线到焊盘、走线到过孔、走线到其他金属以及走线到其他元素(如钻孔或电路板边缘)的间隙。根据设计要求,还可为电路板的特定区域或层设置额外的间隙规则。

走线布线

除了基本的宽度和间隙设置外,可能还需要更精细地控制走线的布线方式。其中可能包括走线的最小和最大长度,或使用蛇形布线使一条走线的长度与其他走线的长度相匹配。可能还需要对走线设置拓扑约束,以确保走线遵循特定的模式,如用于 DDR 内存布线模式的“T 型拓扑”或“Fly-By 飞越拓扑。

过孔

通过规则,可以在 Allegro X Design Platform 中指定过孔类型。Allegro X 中的差分对规则设置将用于单个网络或不同网络类别。其中包括通孔、盲孔、埋孔和微孔。还可以指定这些过孔的结构,例如盲孔和埋孔的层跨度。此外,还可以控制过孔与电路板上的器件和其他元素之间的间隙。

平面

通过规则,可以控制电源平面和接地平面如何通过热风焊盘连接到走线和器件。可以指定平面中的最小金属宽度,以及平面是由实心图案还是交叉图案组成。与其他约束一样,也可以控制平面与走线、过孔和其他电路板元素的间隙。


以上我们仅列举了其中的一部分规则,可以利用它们辅助进行电路板布线。下一步是将这些规则添加到设计中。


 

在原理图中将网络分配到对应的类别,可以省去很多麻烦。


设置规则和约束的设计技巧


可以在原理图或 layout 中为 PCB 布线设置设计约束和规则。在 Allegro X 等工具中,我们可以轻松地在原理图中创建和分配网络类别,如上图所示。使用该工具,我们可以设置特定的宽度和间隙规则,然后将这些规则附加到我们创建的网络类别上。


对于 layout,我们可以使用同一套规则条件。许多设计人员会设置各种不同的宽度和间隙值,以及长度和拓扑结构。Allegro X 提供不同的仿真(Taiwan:模擬)和分析工具,允许我们根据信号的时序确定需要的走线长度。高级规则(如走线长度)可通过专门的布线功能进行控制,允许我们在 layout 中创建蛇形布线。


另一个技巧是充分使用工具的所有功能来帮助我们设置规则。Allegro X 的 Constraint Manager (规则管理器)中有许多功能,可以设置整套规则的默认值,免去手动输入每个值的麻烦。


我们还可以复 制和粘贴各种规则。操作完成后,不要忘了保存规则,以便后续重复使用。这样,我们就可以为规则和约束文件建立一个资源库,方便在以后的设计中使用。


 

如图所示,在 Allegro X 中,可通过约束来设置接地平面的连通图。


在 Allegro X 中使用规则驱动的布线功能


如果没有设置适当的走线布线宽度、间隙、长度和拓扑结构,我们的 PCB 设计可能很快会面临大量的信号完整性问题。再加上还必须遵循其他设计要求,建立一个完整而全面的设计约束和规则系统很有必要。


Allegro X Constraint Manager (规则管理器)应用应运而生。该工具可以在 PCB 设计的原理图和 layout 中创建和分配类别和规则,并且提供了一些强大的编辑功能,用于整理规则数据。



从系统视角考虑 PCB 设计,实现更多“一版成功”!


Cadence PCB 设计工具现已发布至 Allegro X Design Platform 23.1版本,Allegro X Design Platform 为 PCB 和系统设计的工程师提供集成了逻辑/物理设计、系统分析和设计数据管理的系统设计平台和新的技术升级。


全新的 EE 控制面板,可进行版图规划和输入分析;集成的 X AI 技术,能自动完成元件放置、电源网络分配和布线;升级更新的 Allegro System Capture、Allegro Pulse 数据管理和云连接等主要产品,能确保您获得迄今为止最强大的 Allegro 性能,将整体设计生产力提高 4 倍。


识别图片二维码,观看直播回放视频,一起探索 Allegro X Design Platform 的整体视图及其最新 23.1 版本的新功能,及时掌握新功能应用,让工具更好地助力大家实现高效高质量交付!


来源:Cadence楷登
System电源电路信号完整性焊接材料Cadence控制电气
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-10-26
最近编辑:11月前
Cadence楷登
签名征集中
获赞 4粉丝 126文章 694课程 0
点赞
收藏
作者推荐

GDDR7 Demo演示:AI推理应用的理想内存解决方案

GDDR7: AI 推理应用的理想内存解决方案今年 3 月,JEDEC 发布了 GDDR7 标准,其数据速率可达每设备 192GB/s,芯片密度为 32Gb,并采用了最新的数据完整性功能。通过使用 PAM3(三电平振幅调制)技术,在 2 个周期内传输 3 个比特,而不是当前 GDDR6 一代使用的 NRZ(非归零码)在 2 个周期内传输 2 个比特,从而实现了高数据速率。GDDR7 为 AI 推理应用提供了优势,在带宽和成本之间达到了最佳平衡。例如,一个需要 500GB/s 内存带宽的 AI 推理系统,只需要 4 个运行在 32Gbp/s 的 GDDR7 DRAM(每个 DRAM 32 个数据位 x 32Gbp/s = 1024Gb/s)。而同样的系统如果使用当前最高 9.6Gbp/s 的 LPDDR5X PHY,则需要 13 个 PHY(每个 DRAM 32 个数据位 x 9.6Gb/s = 307Gb/s)。Cadence 处于 AI 推理硬件支持的最前沿,是首家推出支持 36Gb/s 速度的 GDDR7 PHY IP 的公司,涵盖多个工艺节点。这是建立在 Cadence 自 2019 年开始提供的 GDDR6 PHY IP 先进地位之上的里程碑。我们为 AI 推理、图形、汽车和网络设备等多元化客户群提供服务。虽然 GDDR7 继续采用标准的 PCB 板技术,但 GDDR6(20Gbp/s)和 GDDR7(36Gb/s)的信号速度增加,需要在物理设计方面给予更加细致的关注,以确保系统性能得到优化。除了提供 PHY, Cadence 还提供全面的 PCB 和封装参考设计,这在帮助客户实现他们系统的最佳信号完整性(SI)和电源完整性(PI)方面至关重要。 在即将到来的 CadenceLIVE 用户大会上,我们将演示 Cadence 最新的 GDDR7 产品,展示眼图、回环测试以及在顶级速度等级下的内存读写访问。 随着 AI 市场的不断发展,Cadence 通过提供全面的内存 IP 组合来满足这个动态市场各个细分领域的需求,保持行业领先地位。从满足服务器和高性能计算(HPC)训练密集需求的 DDR5 和 HBM3E,到为网络边缘和消费设备的低端推理设计的 LPDDR5X,Cadence 的产品涵盖了广泛的应用领域。展望未来,Cadence 致力于在内存系统性能的前沿创新,确保 AI 训练和推理不断变化的需求能够达到最高标准。无论是推动 GDDR7 的性能边界,还是探索新技术,Cadence 都致力于推动 AI 革命不断取得突破。 来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈