首页/文章/ 详情

交大 130 华诞|从校友到产业实践者:Cadence 顾鑫与母校师生共话未来

5月前浏览1184

2026 年 4 月 6 日,在上海交通大学建校 130 周年校友返校日之际,由上海交通大学集成电路学院(信息与电子工程学院)校友会与上海交大集成电路行业校友会联合主办的“XIN 创未来 共谱华章——新一代信息技术下的产业协同和职业发展”行业论坛在思源湖畔顺利举行。


   

图片来源:上海交通大学集成电路&信电学院微 信公 众号


作为上海交通大学 1996 届本科校友,Cadence 全球研发副总裁、三维集成电路设计与分析事业部总经理顾鑫受邀出席论坛,与校地领导、校友代表及在校师生齐聚一堂,共同为母校百卅华诞送上祝福。

         

在论坛分享环节,顾鑫结合自身长期深耕 EDA 与集成电路设计领域的实践经验,分享了对行业发展的观察与思考,并带来了 Cadence 革新性的新范式“AI for Design,Design for AI”。当 AI 反向赋能芯片设计,两者构筑的飞轮正在重构整个芯片设计的底层逻辑。


 

图片来源:上海交通大学集成电路&信电学院微 信公众 号


过去十年,半导体行业的重心在于如何“为 AI 应用设计芯片”(Design for AI),试图通过架构创新来喂饱算力饥渴。

顾鑫提到,随着先进制程逼近 3nm 甚至 2nm 的物理极限,传统的 EDA 设计流程已遭遇“三重墙”的严峻阻碍:

(1)复杂度墙:晶体管数量突破千亿量级,设计空间呈几何倍数爆炸。以苹果最新的 M3 芯片为例,其集成的 920 亿个晶体管已超出人类大脑的处理极限,传统人工设计只能触达局部最优,无法寻得全局最优解。

(2)验证墙:验证工作量占据了 70% 以上的设计周期,且覆盖率依然存在盲点。过去,一颗复杂 AI 芯片的验证需耗时半年,编写数十万行测试用例并进行无数次仿真,即便如此仍可能在流片后暴露出导致上亿元损失的致命 Bug。

(3)设计余量墙:为了规避制造波动,工程师不得不留出 10% 甚至 15% 的过大设计余量(Design Margin),导致芯片本可达到满分的性能,为了安全裕度被压制和浪费。



而 AI 的介入,正在击碎这三重墙。顾鑫分享了 Cadence 最新的 ChipStack AI Super Agent,即全球首个端到端的 AI 设计超级代理。它能从高层设计需求出发,自动完成代码编写、测试平台生成、回归测试统筹、系统集成甚至 Debug 修复。



顾鑫指出,EDA 行业的历次生产力革命通常带来 10 倍的效率跃升,而 AI 正在开启的第五时代,将是 10 倍乃至 100 倍的生产力提升。

“AI for Design 不是简单的技术迭代,而是一场范式转移。”顾鑫表示,在 AI 驱动下,一两年内就可以看到全自动零人工干预的芯片设计商业项目落地。


从交大校友到产业实践者,顾鑫回到交大的分享,将 Cadence 在“AI for Design,Design for AI”的产业实践带入上海交通大学的前沿科研环境,体现了校友对“饮水思源,爱国荣校”的回应,也体现了 Cadence 对高校生态及产学研协同的高度重视。

面向未来,Cadence 期待与更多产业伙伴和青年工程师进行深度对话,在技术演进与人才成长的相互促进中,共同探索半导体产业长期发展的可能路径。

     

   


来源:Cadence楷登
System电路半导体电子UG芯片爆炸Cadence
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2026-04-21
最近编辑:5月前
Cadence楷登
签名征集中
获赞 4粉丝 125文章 694课程 0
点赞
收藏
作者推荐

Cadence 连续十四年荣膺中国 IC 设计成就奖,AI “芯”力量推动设计范式升级

2026 年 3 月 31 日,由全球电子技术领域知名媒体集团 ASPENCORE 主办的“2026 中国 IC 领袖峰会暨中国 IC 设计成就奖颁奖典礼”在上海盛大举行。Cadence 凭借在中国 IC 设计产业链中持续卓越的贡献与引领地位,再度荣膺中国 IC 设计成就奖之“年度 EDA 公司”,成功实现了自 2013 年以来的“十四连冠”壮举!这一持续认可的背后,反映出 EDA 能力正从单点工具性能,转向以 AI 驱动、系统级创新与生态协同为核心的综合竞争力。 2026 年中国 IC 设计成就奖“年度 EDA 公司” 新品迭出,利用 AI 和加速计算提升芯片及系统设计效率过去一年,是人工智能从“技术爆发”迈向“应用落地”的关键转折之年。作为 EDA 与系统设计领域的领导者,Cadence 持续践行“智能系统设计”战略,推出一系列业界领先的创新产品与解决方案,以前所未有的效率革命重新定义了芯片设计的边界。作为芯片设计领域的持续领跑者,Cadence 正以系统级创新重构产业技术范式。在前端设计环节,Cadence 通过 AI 驱动的设计工具将逻辑验证与低功耗签核流程贯通,实现设计效率的指数级跃升。内存接口 IP 领域,则以持续领先的传输速率为数据密集型芯片构筑坚实的底层技术基础。面对智能泛在的时代需求,Cadence 推出专为代理式 AI 与物理 AI 网络设计的处理器方案,让终端设备具备更贴近真实世界的感知能力。在系统设计层面,随着 Cadence 数字孪生平台的持续扩展与业界首款代理式 AI 解决方案的问世,芯片设计正从“工具辅助”迈向“智能协同”的新阶段——关键环节效率提升十倍,标志着芯片设计正迈向更加智能化与自动化的新阶段。深化战略合作,携手业内企业共推应用落地强大的技术创新离不开生态系统的协同并进。近年来,Cadence 持续深化与产业链上下游伙伴的战略合作,共同攻克 AI 时代的技术难题。在加速计算与代理式 AI 领域,合作双方深度协同推动硅前设计功耗分析实现重大飞跃,如今已能在数小时内完成对十亿门级 AI 设计的高精度动态功耗分析。在先进制造层面,Cadence 与领先晶圆厂紧密协作,通过经认证的设计流程与 IP 加速 3D-IC 及先进节点芯片开发,并拓展多年期 IP 协议,进一步夯实底层技术根基。在赋能客户创新方面,Cadence 携手边缘计算领域的企业,共同推动人形机器人、智慧城市等场景的智能化落地。同时,通过推出完整的小芯片生态系统解决方案,Cadence 持续助力客户降低设计复杂度,加速面向物理 AI 及数据中心应用的芯片上市进程。这一系列深度合作,正构建起从芯片到系统的智能设计生态,为全球半导体产业的持续创新注入强劲动力。深耕中国市场,与产业同频共振伴随中国 IC 设计产业的快速发展,EDA 工具与系统设计能力正成为关键支撑。Cadence 深度融入这一进程,以持续的技术创新与本地化服务,为产业进阶提供坚实支撑。连续十四年获得中国 IC 设计成就奖,既是里程碑,更是新起点。未来,Cadence 将继续秉持“行稳致远”的信念,通过智能系统设计战略,持续推动 AI 技术在 EDA 和系统设计中的深度融合与应用,助力中国 IC 设计产业开启更智能、更高效的新蓝图。来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈