在 5G/6G 通信、高分辨率雷达等毫米波技术应用快速发展的当下,功率放大器作为核心器件,其性能直接决定了系统的传输效率和探测能力。近日,东南大学研发的一种封装协同设计的毫米波 CMOS 功率放大器获国家知识产权局发明专利申请公布(申请公布号:CN 121508468 A),该技术直击 65nm CMOS 工艺下毫米波功率放大器的行业痛点,通过芯片与封装的协同优化,实现了高功率、高增益、宽频带的综合性能突破,为毫米波射频集成电路的产业化应用提供了全新解决方案。
毫米波技术尤其是 90~100GHz 频段,是新一代无线通信和智能感知的核心赛道,但基于 65nm CMOS 工艺的功率放大器研发,长期面临多重技术瓶颈:
1,器件性能受限
尽管业界尝试从电路优化、功率合成结构改进、封装工艺升级等单一维度解决问题,但均未能从根本上突破瓶颈,毫米波功率放大器的性能提升和成本控制成为行业难题。
东南大学施之阳、张敬源等研发团队提出的封装协同设计理念,打破了芯片与封装的设计壁垒,从电路结构、功率合成、互连封装、系统仿真四个维度进行创新设计,打造出高性能的毫米波 CMOS 功率放大器。

图1,封装协同设计的毫米波 CMOS 功率放大器整体结构示意图
该放大器以基板为基础,集成若干放大器单元,每个单元包含第一、第二两大放大组件,各组件由增益放大单元、级间匹配单元、驱动输出单元及配套传输线、接地 / 信号端构成,核心创新点体现在四大方面:
在前级增益放大单元中引入线性嵌入网络,将串联电感和电容构成紧凑型嵌入结构,与差分放大晶体管一体化版图布置,精准调制 94GHz 频段差分对的等效负载,有效补偿 CMOS 器件的增益不足;同时优化晶体管组布局,采用级联晶体管设计,漏极通过顶层厚金属 M9 层引出,栅极经多层过孔接至 M9 层,源极双侧接地并实现栅 / 源金属错位布置,大幅降低寄生电阻和电容,提升高频工作稳定性。
研发四路差分直接功率合成器,结合 GSSG 焊盘结构,解决了传统合成器插入损耗大的问题。该合成器通过串联传输线段、输入端短路枝节、直流供电节点和输出匹配等效网络的协同设计,在 94GHz 频段插入损耗小于 1dB;GSSG 焊盘采用 “接地 - 信号 - 信号 - 接地” 布局,合理设计间距缩短连线长度、减小通道间寄生耦合,配合 MIM 匹配电容,进一步降低芯片至 PCB 的传输损耗,保证多路信号高效同相叠加。
3. 先进互连封装,大幅降低高频寄生损耗
摒弃传统金线键合,采用Flip-chip 倒装互连结构,将放大器的接地端、信号端与 PCB 板的接地层、信号层直接互连,焊球的小尺寸和高精度有效消除了金线带来的不确定电感和阻抗变换,大幅降低寄生效应;同时在 PCB 端引入低损耗 GCPW 传输线和过孔阵列,提升接地完整性,进一步优化系统链路的功率传输效率,相比传统封装方案,高频损耗显著降低。
突破单一环节设计的局限,开展电路 - 封装 - PCB 全链路联合仿真与协同优化,提前校正焊盘处真实负载阻抗与理想 50Ω 的偏差,避免互连结构导致的匹配劣化,确保芯片端的性能在系统级得到完整释放。从器件、电路到封装、系统的全流程优化,让放大器的性能潜力得到充分发挥。
经仿真验证,该封装协同设计的毫米波 CMOS 功率放大器在 94GHz 核心工作频段展现出优异的性能:

图5,放大器稳定性与最大可用增益结果仿真图

图11,实施例 2 的功率、增益随输入功率变化结果仿真图
同时,该技术基于 65nm CMOS 工艺开发,兼具低成本、高集成度的优势,符合大规模产业化生产的需求,解决了高性能毫米波功率放大器 “好用不贵” 的行业难题。
东南大学此次发布的毫米波 CMOS 功率放大器专利,核心创新在于封装协同设计理念的落地,打破芯片与封装的设计割裂,实现了从器件到系统的全流程优化,不仅破解了 65nm CMOS 工艺下 94GHz 功率放大器的性能瓶颈,更为毫米波射频集成电路的设计提供了全新思路。
该技术的推出,将大幅提升毫米波功率放大器的实用化水平,为 5G/6G 超宽带通信、车载毫米波雷达、民用安检成像、工业无损检测等领域提供高性能、低成本的核心器件支撑,推动毫米波技术在消费电子、智能交通、工业检测等场景的产业化落地。未来,随着该技术的进一步优化和量产应用,将助力我国在毫米波射频集成电路领域占据技术高地,提升相关产业的核心竞争力。
关注我们,持续追踪全球毫米波技术前沿突破和产业应用动态!












注释:射频学堂原创或者转载的内容,其版权皆归原作者所有,其观点仅代表作者个人,射频学堂仅用于知识分享。如需转载或者引用,请与原作者联系。