Chiplet互连标准—UCIe2.0物理层（互连）
之前介绍了UCIe TX、RX指标，本篇介绍Channel指标。
通道时域指标：
UCIe互连通道需要满足表5-10中规定的最小矩形眼开度的要求，即在无噪声和无抖动行为TX和RX模型的通道兼容性仿真条件下。
超过24Gbps下，需要打开EQ。
具体仿真实施：一般通过统计眼图仿真工具。
使用两步过程生成眼图。
使用图5-16所示的电路设置产生ISI和XTALK通道阶跃响应。
在信号完整性或通道模拟工具中使用生成的通道响应生成统计眼图（见图5-15）。
根据信号完整性或通道模拟工具的不同，也可以使用其他等效方法。
01
—
电压传递函数VTF定义
基于电压传递函数（VTF）的度量用于定义插入损耗和串扰。VTF指标包含TX和RX端接的电阻和电容分量。图5-17显示了VTF计算的电路图。
VTF串扰被定义为干扰方接收器电压与源电压之比的幂和。计算中包括19个攻击者。根据串扰互易性，VTF串扰可表示为等式5-3所示。
关于VTF，后续分享使用ADS如何进行仿真。
02
—
先进封装 ball-map及VTF指标
fN是奈奎斯特频率。表中的方程在损耗-串扰坐标平面中形成分段线，定义通过/未通过区域。
损耗和串扰由奈奎斯特频率下的L（fN）和XT（fN）定义的Mask指定。对于损耗，它是从DC到fN的线性Mask，对于串扰，它是平行Mask，如图5-18所示。从DC到fN的损耗需要高于规格线。从DC到fN的串扰必须低于规格线。图5-18中的绿色线是代表性的通过信号。
协议定义了x64 bump map和pitch：
图5-20、图5-21和图5-22分别显示了10列、16列和8列x64高级封装模块的参考凸块矩阵。凹凸贴图的左下角将被视为凹凸矩阵的“原点”，最左边的列为第0列。
对于x64高级封装接口，强烈建议遵循图5-20、图5-21和图5-22中提供的bump矩阵。
10列bump矩阵对于38至50 μ m的bump间距范围是最佳的。为了实现不同bump间距的最佳面积缩放，分别为25至37 um和51至55 um的bump范围定义了可选的16列和8列bump矩阵，这将导致最佳模块深度，同时保持模块宽度为388.8 um，分别如图5-21和图5-22所示。
对于10列x64高级封装凸块矩阵，必须遵循以下规则：
必须保留列内的信号顺序。例如，列0必须包含以下信号：txdataRD0、txdata0、txdata1、txdata2、txdata3、txdata4、...、rxdata59、rxdata60、rxdata61、rxdata62、rxdata63、rxdataRD3和txdatabRD。类似地，16列和8列x64高级封装必须在相应bump矩阵的列内保持信号顺序。
强烈建议遵循凸块矩阵中所示的电源和接地pattern。必须确保提供足够的电源和接地bump，以满足通道特性（FEXT和NEXT）和功率输送要求。
在实例化高级封装凸块矩阵的多个模块时，必须遵循以下规则：
·模块必须在相同的方向和角度步进。
·不允许水平或垂直镜像
·不允许模块堆叠。
此外，在多模块实例化中，强烈建议在多模块实例化的每个外边缘上添加一列VSS bump。
镜像管芯实现可能需要用于适当连接的附加金属层。
本实施说明旨在为PHY实施提供一组参考x64，以涵盖指定的最大速度。表5-13总结了这些bump map选项的相应最大速度及其推荐的bump间距范围。
协议还定义了X32先进封装、x64和x32高级封装模块互操作性等。
03
—
标准封装互连
由于端接下，不同速率VTF要求：
同样也定义了标准封装下ball-map、参考break-out等，这里不列出。
协议还定义了紧耦合模式：
紧耦合PHY模式定义为满足以下两个条件时：
·Tx和Rx之间的共享电源，或从Tx到Rx的转发电源
·通道支持表5-24中定义的较大mask.
在这种模式下，没有接收器端接，发射器必须提供全摆幅输出。在这种模式下，可以进一步优化PHY电路和降低功耗。例如，调谐反相器可以潜在地用于代替前端放大器。可以简化训练复杂性，例如基准电压源。
损耗和串扰要求遵循相同的VTF方法，根据表5-24中定义的mask进行调整。表5-25显示了奈奎斯特频率下的规格。
DC和奈奎斯特fN之间的损耗和串扰规格遵循第5.7.2.1节中定义的相同方法。虽然此模式主要用于高级封装，但当两个裸片彼此靠近且接收器必须未端接时，也可用于标准封装。
后续介绍相关仿真方法。
参考文献：
[1]:UCIe 2.0 Spec
end
别犹豫，关注就是缘分的开始！😋
