首页/文章/ 详情

使用Cadence Palladium Emulation硬件仿真平台,加速5G通信系统级芯片开发

1年前浏览141
Palladium Emulation Platform 硬件仿真加速平台助力比科奇 Picocom 提高验证吞吐量并加速嵌入式软件开发

中国上海,2021 年 8 月 18 日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日宣布,比科奇 Picocom 已部署 Cadence® Palladium® Enterprise Emulation Platform  硬件仿真加速平台,用于加快其面向 5G 开放式无线接入网 (RAN) 应用的系统级芯片(SoC)的验证和 Pre-Silicon 软件验证。借助 Palladium Emulation Platform,比科奇 Picocom 加快了硬件和软件集成过程,与使用 RTL 仿真相比,其仿真速度提高了 1000 倍。


Palladium Emulation Platform 硬件仿真加速平台,支持比科奇可以在硅片完成之前就在 RISC-V 内核上搭建系统软件的启动环境。借助 Palladium Emulation Platform,比科奇实现了快速、可预测的编译,并能够快速对设计进行调试。比科奇还利用  Palladium 动态功耗分析(DPA)功能、Cadence  Joules™ RTL Power Solution 和 Cadence  Voltus™ IC Power Integrity Solution 来识别、捕获和分析功耗活动,满足其功耗预算要求。为了进行高效的接口测试,比科奇应用 Cadence SpeedBridge® 适配器进行 PCI Express®(PCIe®)4.0、USB 3.0 和以太网的测试。此外,比科奇的国际工程师团队还利用了 Palladium Emulation Platform 的远程可访问性,实现无缝合作,验证他们的设计。


“开发 5G 应用的竞争十分激烈,因此我们必须以最快的速度提供最佳产品,同时以最高速度工作。” 比科奇 Picocom 公司总裁 Peter Claydon 表示,“我们正在对 5G NR RAN 进行硬件仿真,其中时隙长度通常为 0.5 毫秒,大多数情况下,我们需要仿真多个时隙,而 Palladium Emulation 平台让我们能够在几分钟内完成。Cadence Palladium Emulation Platform 极大地提高了团队效率,事实证明这项投入绝对物有所值。”


Palladium Enterprise Emulation Platform 是 Cadence Verification Suite 验证套件的一部分,支持公司的智能系统设计(Intelligent System Design™)战略,旨在实现卓越的系统级芯片设计。Cadence Verification Suite 由核心引擎和验证架构技术组成,可提高验证吞吐量和设计质量,满足各种应用和垂直细分市场的验证要求。

来源:Cadence楷登
System电路航空汽车电子消费电子芯片UMCadence
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-10-02
最近编辑:1年前
Cadence楷登
签名征集中
获赞 4粉丝 125文章 694课程 0
点赞
收藏
作者推荐

人间精品丨面向广泛市场的Cadence Tensilica终端侧AI IP解决方案

D&R IP SoC China 21 研讨会于 9 月 15 日向广大专业观众开放,涉及处理器、接口与互连、云与数据中心、模拟、存储等最新产品技术以及 IP 设计、验证等流程管理多个主题。全球半导体产业须面对前所未有的全球化加速发展趋势,Cadence 在该领域通过基础研发整合、产品迭代创新为日益发展的半导体产业刷新行业上限,致力成为一个智能高效的从终端到边缘的计算领域 IP 领导者。 陈会馨女士Cadence 公司亚太及日本地区 IP 与生态系统销售群总监在 9 月 16 日的“D&R IP SoC China 21”研讨会上,Cadence 公司亚太及日本地区 IP 与生态系统销售群总监陈会馨女士受邀出席并作题为《面向广泛市场的 Cadence Tensilica 终端侧 AI IP 解决方案》的精彩演讲。更加细分的人工智能市场在现代社会,人工智能为人们生活的方方面面提供了各种便利。人工智能以算力的不同分为云端、边缘端、端侧三大类,目前边缘侧和端侧的市场占比是云端的 2.5 倍左右。当前市场也根据算力要求进行了更加细致的划分,可从算力小于 1TOPS 的弱人工智能 IoT 市场,到算力超过 100TOPS 自动驾驶应用运算。 用于端侧的人工智能芯片需要考虑以下六大因素。首先是性能,在一些弱人工智能应用中,以往对于性能要求会低一些,但是目前在越来越多的应用场景中,即使是端侧,对于 AI 的性能要求也是逐渐升高;其次在性能到达一定的量级之后,投资回报率的影响也会逐渐凸显;接下来备受关注的就是功耗、性能、面积(PPA)的问题;同时,当端侧对于芯片的需求量不断变大时,如何带来最优化的收益也是同等重要的;再者是关于内存的带宽和延迟,从一定意义上这也代表了成本和功耗上的消耗;最后是关于芯片的灵活性和适用性,很多新生厂商希望做到“一芯多用”,做到跨越多个不同场景,比如同时支持 IoT 和低端的 IP CAMERA 等应用。人工智能广义划分 首先在智能语音方面,当前智能语音已经被应用到生活的方方面面,比如智能手表、手机唤醒、TWS 耳机、智能语音音箱以及一系列的智能家电和汽车上的语音控制;其次在视觉方面的应用,比如在图片的处理、AR/VR 应用、人脸监控、电子门禁以及火热的自动驾驶中都有非常广泛的应用。虽然说当前的智能语音和视觉仍属于端侧方面的处理,但是实际上已经逐渐从弱人工智能转向强人工智能,部分算力已经达到了以前边缘计算的要求。成像传递 刨去 AI 的处理环节,数据流从摄像头采集后进入到系统,会经过很多模块化的前处理和后处理,比如 ISP 的处理、AI 之前的处理(2D/3D 降噪、HDR/WDR、金字塔算法等等),以及现在比较热门的在 ISP 之前增加额外的 ISP 处理以除去噪点,再来到 AI 步骤进行常规的处理,之后来到传统的计算机视觉处理方法,比如去模糊处理。上述整个过程是多个流程的数据处理,兼并了 CN 和 CV 算法。这些可应用在多个场景,比如:人脸识别、HDR、单镜头的反景。这其中不单单采用了 AI 应用,更是混合了 CV 算法和 AI 的处理。因此在选择 ON-Devicede 的 AI 处理时,必须要考虑到两种不同算法的适用性和适配性,即处理器既可以做 AI 运算也可以进行传统的 CV 算法运行。 Cadence 的 DSP 系列产品 不同的软件应用千差万别,因此需要专用的技术和运算针对不同的应用,比如语音、视觉、雷达以及一些通讯类的 DSP,进而才能找到最适配的载体。得到最适配的 DSP 所带来的最大的利益就是可以实现能耗比最优,例如那些公认的性能强大的 CPU,在进行数学运算和网络处理时,却往往达不到最佳的能耗比。由此可见 DSP 适配性的重要作用。Cadence Tensilica DSP 是一个可扩展的 IP,凭借其强大的功能,用户可以根据自身的需求进行配件的优化。伴随 SoC 设计的复杂化,很多用户希望在初期做一些简单的性能分析,Tensilica DSP 开发软件包就可以提供这方面的支持,包括更快地帮助用户在 SoC 初期的阶段结合自身需求来自定义芯片的最佳架构,以及整个 CPU 和 DSP 的混合架构。Cadence AI 产品划分 我们可以从算力和应用这两个层面对产品进行划分。一部分是弱人工智能,即语音+AI 的 HiFi 产品系列,目前拥有最高算力可支持 RNN 的产品为 Tensilica HIFI 5;另外一部分是强人工智能的视觉+AI 的产品系列,可细分为 Tensilica Vision P1、P6、Q7、Q8 多个系列,覆盖了从低到高性能和不同能耗比的应用需求,通过产品的多样性实现了市场覆盖的最大化。HiFi DSP 的市场占比 Tensilica HiFi DSP 在当前市场具有很高的市场占有率,Tensilica 进入中国已有十年的时间,近五年呈现出爆发期,用户覆盖面极为广泛,涵盖了手机、TV、TWS,汽车娱乐等十多种不同的应用。Cadence 不仅拥有适配广大用户的 DSP IP 硬件,在软件方面也有数学库、NN 库,同时在国内外拥有超过 160 家软件合作伙伴,可为用户提供更多帮助。针对在端侧的 AI 芯片上集成诸如语音、视觉、雷达以及其他的传感设备,需要为其配置合适的处理器的需求,Cadence 凭借着多样化的 Tensilica 终端侧 AI IP 解决方案和多种类型的 Tensilica 产品系列可以为用户提供最优化的硬件解决方案。来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈