Cadence 推出新的系统原型验证流程，将支持范围扩展到 3Dblox 2.0 标准
内容提要
● Cadence Integrity 3D-IC 平台现已全面支持最新版 3Dblox 2.0 标准，涵盖 TSMC 的 3DFabric 产品
● Integrity 3D-IC 平台以独特的方式将系统规划、实现和系统层级分析整合成为一个解决方案，实现无缝的原型验证
● 共同客户可为其 AI、移动、5G、超大规模计算和物联网 3D-IC 设计进行系统原型建模，加快多芯粒设计周转时间
中国上海，2023 年 10 月 8 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布推出新的系统原型验证流程，该流程基于 Cadence® Integrity™ 3D-IC 平台，并支持 3Dblox 2.0 标准。Integrity 3D-IC 平台 完全兼容 3Dblox 2.0 标准语言扩展，流程针对所有台积电（TSMC）最新的 3DFabric™ 产品进行了优化，包括 Integrated Fan-Out（InFO）、Chip-on-Wafer-on-Substrate（CoWoS®）和 System-on-Integrated-Chips（TSMC-SoIC®）技术。通过 Cadence 与 TSMC 的最新合作，客户可为其 AI、移动、5G、超大规模计算和物联网 3D-IC 设计进行系统原型建模，加快设计周转时间。
原型验证需要对各种 3DFabric 技术采用两种不同类型的可行性检查方法：用于热分析和 EM-IR 分析的粗粒度可行性，以及用于 die-to-die 连接的细粒度可行性。粗粒度可行性通过与 Integrity 3D-IC Platform 的系统级工具集成实现，包括 Voltus™ IC 电源完整性解决方案 和 Celsius™ 热求解器，可为 TSMC 所有最新 3DFabric 配置提供无缝的原型验证。细粒度可行性通过硅布线解决方案以及合作开发用于 3DFabric 技术的新一代自动布线工具来实现，其中包括支持 TSMC InFO 和 CoWoS 产品的原型验证功能，该功能通过 Integrity 3D-IC 实现，可有效提升性能。
Integrity 3D-IC 平台经认证可用于 TSMC 的 3DFabric 和 3Dblox 2.0 规范。它将系统规划、实现和系统级分析整合到一个平台中，由于 Cadence 3D 设计和系统分析工具之间共享基础框架，客户可以更高效地执行可行性检查。此外，Cadence Allegro® X 封装解决方案还通过先进的 InFO 专用设计规则检查（DRC）得到了增强。
支持 3Dblox 2.0 标准的流程提供芯片镜像功能，使工程师能够重复使用芯粒模块数据，提高生产力和性能。此外，这些流程还通过 Cadence Pegasus™ 验证系统提供芯粒之间的 DRC，帮助设计人员自动创建用于 DRC 的芯粒间 CAD 层。
“随着多种封装选项可用于实现多晶粒芯片设计，早期原型验证和可行性研究的重要性日益凸显，”TSMC 设计基础架构管理事业部负责人 Dan Kochpatcharin 表示，“通过我们与 Cadence 的持续合作，以及新增支持 3Dblox 2.0 标准的最新原型验证功能，双方的客户能够利用 TSMC 全面的 3DFabric 技术和 Cadence 流程，显著提高 3D-IC 设计的生产力，加快产品上市。”
“Cadence Integrity 3D-IC 平台是一个统一的解决方案，为客户提供了一种有效的途径，利用新的 3Dblox 2.0 原型验证功能，借助 TSMC 的 3DFabric 技术打造领先的 3D-IC 设计，”Cadence 资深副总裁兼数字与签核事业部总经理 Chin-Chi Teng 博士表示，“得益于我们与 TSMC 的紧密合作，采用 Cadence 的新流程与 3Dblox 2.0 标准，客户能够加快新一代多芯粒设计的创新步伐。”
Cadence Integrity 3D-IC 平台包括 Allegro X 封装技术，是 Cadence 更广泛的 3D-IC 产品的一部分。该产品支持 Cadence 智能系统设计（Intelligent System Design™）战略，旨在帮助客户实现系统级封装（SiP）卓越设计。
