首页/文章/ 详情

PCB 博客 | EMX 平面三维求解器——最新关键特性与功能更新

2月前浏览311

 

本文翻译转载于:Cadence Blog

作者:MSATeam


   


随着采用 3D-IC 技术、异构集成及其他先进制造工艺的芯片设计复杂度不断提升,对电磁串扰进行精准建模的需求也日益迫切。无论是版图规模还是端口数量,电磁求解器在解决更大规模问题上始终发挥着关键作用。


Cadence EMX 平面三维求解器是面向高频、高速集成电路的电磁求解器,以精度为核心优势,同时兼顾仿真容量、速度与设计流程自动化。该求解器与 Cadence Virtuoso 平台及 Virtuoso Studio 深度集成,支持设计师对低至 2nm 的复杂版图进行精准建模,并大幅缩短设计周期。


 


EMX 平面三维求解器的最新版本提升了求解引擎容量,可应对更高阶的设计复杂度。欢迎观看 EMX 平面三维求解器网络研讨会,了解本版核心新特性,包括:


  • 基于网络的网格划分支持设计师选择任意网络,并对其应用独立的网格划分策略。

  • 白盒化允许将特定仿真端口通过网络端接,从而减少送入 EMX 平面三维求解器的电磁端口总数。

  • 增强的金属填充处理能力智能近似计算下层细小金属层填充的影响,显著缩短仿真时间并降低计算资源消耗。


网格增强功能


EMX 平面三维求解器现已提供两项网格增强功能:沃罗诺伊网格与基于网络的网格。

沃罗诺伊网格会根据邻近版图结构自动精细化网格,使网格更细密,可精准处理弯折、开槽、交叠、邻近效应等局部特征。例如:导线下方大面积金属平面的网格,会在导线附近自动加密。


 


基于网络的网格基于沃罗诺伊网格构建,允许设计师选中任意网络,并对其跨多层应用独立的网格策略。它支持对全局边缘网格和分层边缘网格进行额外控制,优先级为:单网络网格设置 > 分层网格设置 > 全局网格设置。

沃罗诺伊网格与基于网络的网格仅可应用于导体。过孔仍使用 EMX 平面三维求解器的默认方式,过孔填充区域的网格也保持默认类型。



白盒功能


传统的黑盒化在处理晶体管阵列、放大器阵列等大规模阵列单元时,会导致端口数量急剧增加。被排除的单元版图必须准备就绪并完成连接。

EMX 平面三维求解器的白盒功能支持将指定仿真端口通过网络端接。下图展示了图形界面中接地区域内被端接并移除的白盒端口。

端口可通过简单的串联 RLC 模型进行端接,从而减少端口数量与 S 参数矩阵规模。由于加载模块的 RLC 模型会被自动包含,因此无需对电路模块进行实际加载,即可通过网络计算小信号响应。


常见应用包括:


  • 串扰干扰源 / 受害对象分析。

  • 电源去耦分析。


 


填充近似与大型填充消除


EMX 平面三维求解器新增多项功能,用于优化虚拟填充处理。

新增选项可消除所有浮空几何结构(无标签、无引脚连接的图形)。该功能专门用于细长型填充图形(例如 1µm × 100µm),而非小型方形填充图形。

全新的填充近似功能可通过填充算子(fill operator)和 / 或浮空消除选项,估算填充被移除后的等效效应。近似填充操作仅通过计算填充密度并调整周围介质层介电常数来近似电容效应;涡流效应暂不做近似。

 


结论


EMX 平面三维求解器的重要新增特性显著缩短仿真时间、降低计算资源需求,从而提升易用性与设计效率。

  • 基于网络的网格划分:设计师可选择任意网络并对其采用差异化网格策略。

  • 白盒功能:允许将指定仿真端口通过网络端接,减少送入求解器分析的电磁端口总数。

  • 增强型金属填充处理:智能近似计算下层细小金属层填充的效应。


来源:Cadence楷登
System电源电路芯片Cadence控制
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2026-07-20
最近编辑:2月前
Cadence楷登
签名征集中
获赞 4粉丝 126文章 694课程 0
点赞
收藏
作者推荐

Cadence 携手 NVIDIA 发布业界首款具备全自主芯片设计能力的虚拟工程师

Level-5 ChipStack AI Super Agent 框架与 NVIDIA OpenShell 运行环境携手推动代理式 AI 在半导体开发中的安全落地 中国上海,2026 年 6 月 8 日 —— 楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布推出业界首款具备全自主能力的 AI 虚拟工程师,将 ChipStack™ AI Super Agent 提升至 Level-5 自主水平。全新的智能体能力基于 Cadence 的 AI 驱动电子设计自动化(EDA)产品组合,结合 NVIDIA Nemotron[1] 模型构建,并由 NVIDIA OpenShell[2] 运行环境提供安全保障,赋能客户在自动化工作流程中运行动态仿真。在 NVIDIA,数千名工程师正每年使用数十亿计算小时数来运行数百万次测试以验证其设计。每位工程师都将使用 ChipStack 智能体,配合 Cadence® Xcelium™ Logic Simulation 和 Jasper® Formal Verification 来运行数百次动态仿真,从而使 RTL 验证周期提速 40 倍以上,并将通常长达五周的验证周期缩短至不到一天,极大提升复杂半导体设计的验证速度。 “我们看到客户正在利用 AI,让其资深工程师能够以更高速度和更强信心推进更具挑战性的芯片设计。”Cadence 高级副总裁兼系统验证事业部总经理 Paul Cunningham 表示,“借助 ChipStack AI Super Agent,我们正在迈向下一步——从辅助工程师的 AI 演进为能够执行实际设计和验证工作的自主虚拟工程师。这些智能体以我们高精度签核引擎为基础,并在安全、受控的环境中运行,让团队能够充满信心、更高效地加速创新。”从 AI 辅助迈向自主工程设计ChipStack AI Super Agent 现具备 Level-5 自主水平,可独立执行复杂的芯片设计和验证工作流程,同时允许工程师根据需要进行检查、指导和协作。该智能体与协作环境原生集成,并兼容 Codex 或 Claude Code 等工具,为自主活动提供了极高的透明度,帮助团队随时掌握系统的进度和决策。ChipStack AI Super Agent 不再依赖逐步提示,而是能够评估中间结果,决定下一步行动,并在规格理解、RTL 生成、验证规划、形式分析、仿真、调试和设计收敛等任务间不断迭代,直至目标完成。工程师的角色也将从执行单项任务转向监督结果并引导目标。在前沿部署中,自主验证工作流已将传统上需要数周的验证周期缩短至不到一天。立足工程级准确性,为量产保驾护航Cadence 的一个关键差异化优势在于,智能体的自主行为与该公司基于物理原理的核心设计和验证引擎紧密结合。这将确保 AI 引导的行动始终立足于经过验证的计算模型和具备高精度签核的结果,为高风险工程项目建立起所需的信任。为支持生产部署,ChipStack AI Super Agent 将在 NVIDIA OpenShell 环境中运行。NVIDIA OpenShell 是为自主智能体打造的沙箱环境,通过策略控制、隔离以及对工具、基础设施和设计数据的受控访问来强化监管并帮助保护敏感知识产权(IP)。Cadence 的物理引擎与 OpenShell 的安全架构相结合,为从受监督的试点项目到生产级自主工作流程提供了一条切实可行的路径。“随着半导体设计日益复杂,工程团队需要能够在不牺牲安全性、可控性或信任的前提下加快验证速度的 AI 智能体。”NVIDIA 副总裁兼计算工程总经理 Timothy Costa 表示,“通过使用 NVIDIA OpenShell 保障 Cadence 的 ChipStack AI Super Agent,并借助 Nemotron 模型提供支持,Cadence 正将受控自主性引入芯片设计工作流程——给予客户一条更快、更安全的先进半导体开发和验证路径。”引领代理式 AI 新时代此次发布体现了 Cadence 在由 NVIDIA 提供支持的代理式 AI 的创新速度。继 2025 年 11 月收购 ChipStack 后,Cadence 于 2026 年 2 月推出首款产品,并于 4 月在 CadenceLIVE 上将其扩展为 AI 超级智能体产品组合,推出用于定制和模拟设计的 ViraStack AI Super Agent、用于数字实现和签核的 InnoStack AI Super Agent 以及作为跨设计堆栈协调代理工作流程的编排框架的 Cadence AgentStack。Cadence 现正努力将这些功能扩展至完全自主水平。可用性ChipStack AI Super Agent 和 AgentStack 编排框架的 Level-5 自主能力预计将于 2026 年下半年向早期体验客户开放。 来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈