LPDDR6：为AI扩展而生的下一代低功耗内存
为什么LPDDR6对AI扩展至关重要
扩展AI能力常常被简单理解为增加更多GPU或扩大集群规模。但在实际工程中，系统扩展受到整个系统架构的约束——计算或吞吐量的每一次提升，都会将压力转移到其他层面，包括带宽、功耗和热设计裕量。换言之，AI扩展不是单一的硬件升级，而是一项全系统的工程挑战。
在众多系统瓶颈中，内存问题往往最早显现：带宽、延迟和能效随着AI工作负载的扩展，日益成为系统性能的决定性因素。正是在这一背景下，JEDEC LPDDR6标准应运而生。
作为新一代低功耗内存标准，LPDDR6旨在将每引脚数据速率提升至10.6 Gbps以上，同时相比前代产品实现约30%的工作功耗降低。这种“更高性能、更低功耗”的组合，使得LPDDR6的应用范围远远超出了传统的移动设备领域。
图1. LPDDR6的应用边界从手机、客户端、IoT、汽车、XR，扩展到AI数据中心、智能网卡、机器人和高性能笔记本电脑。
LPDDR6与LPDDR5的核心差异
为支持AI应用和高性能计算（HPC），LPDDR6在LPDDR5和LPDDR5X的基础上，引入了一系列架构和电气创新，重新定义了性能、功耗和可靠性之间的平衡。
图2. JEDEC LPDDR发展历程：每一代每引脚数据速率（MT/s）的持续攀升。
性能：带宽的大幅跃升
LPDDR6通过三方面的协同优化实现带宽突破：
1. 更高速度的信令
根据JEDEC标准，LPDDR6的起始速率为10.667 Gbps，并可扩展至14.4 Gbps及以上。相比之下，LPDDR5X的典型上限约为9.6 Gbps。
2. 架构革新：24位双子通道
LPDDR6在通道架构上做出了根本性改变。LPDDR5采用16位通道宽度，而LPDDR6扩展至24位宽度，由两个12位子通道组成。这一变化还优化了引脚利用率：在LPDDR5/5X中，每个通道都需要独立的时钟（CK）和片选（CS）引脚；而在LPDDR6中，一对CK引脚和非命令信号（如RESET）可以在子通道间共享，有效降低了总引脚数和布线复杂度。
3. 突发长度与有效带宽
为充分利用速率提升，LPDDR6引入新的突发长度24（BL24），相较于LPDDR5的BL16，单次传输的数据量更大。结合24位宽通道，LPDDR6预期可实现：
初始目标：28.5 GB/s 有效带宽
规格上限：38.4 GB/s（在14.4 Gbps速率下），相当于LPDDR5X-9600的两倍
4. 坚持2电平NRZ信令
LPDDR6并未采用PAM4等多电平信令，而是继续使用2电平NRZ（不归零）编码。这一选择保留了更大的电压裕量和更简单的接收器设计，有助于在更高每引脚速率下控制I/O功耗和信号完整性风险。LPDDR6通过“更宽”（两个12位子通道）和“更长”（BL24）来提升吞吐量，避免了调制复杂度的增加。
图3. NRZ、PAM3、PAM4信令在电平幅度和眼图间距上的对比。
功耗：双轨DVFS与增强型DBI
1. 双轨DVFS架构
LPDDR6扩展了前代产品的分轨供电思路：LPDDR5/5X引入了VDD2H/VDD2L双轨以支持低速下的低电压操作；LPDDR6则采用双轨方案（VDD2C ~1.0V / VDD2D ~0.875V），配合更精细的动态电压频率调整（DVFS），目标相比LPDDR5X降低约20-30%的工作功耗。
图4. LPDDR5X到LPDDR6的电源轨与DVFS演进：从VDD2H/VDD2L转向双轨（~1.0V/~0.875V），并提供更多DVFS工作点以降低运行功耗。
2. 增强型写DBI
DBI（数据总线反转）是LPDDR内存中降低I/O功耗的关键技术——通过使数据流中“0”多于“1”，利用低压端接逻辑（LVSTL）驱动“0”功耗更低的特性来节省能量。LPDDR6将这一技术升级为增强型写DBI：主机可以根据观测到的数据流量，周期性计算最优掩码，写入模式寄存器，然后对写数据进行按位异或（XOR）操作，从而实现比LPDDR5“基于计数”更灵活、更精细的功耗优化。
图5. 增强型写DBI工作流程：主机计算最优XOR掩码，存入模式寄存器，在写操作时对数据进行反转/编码，降低开关功耗和端接功耗。
3. 动态效率模式
LPDDR6允许主机启用动态效率模式，以牺牲最多一半的数据带宽为代价，进一步降低SDRAM功耗。在此模式下，主机可以仅使用一个子通道的I/O来访问两个子通道的数据。功耗降低主要来自：更少的I/O线在开关和端接，从而减少了动态翻转功耗和驱动/端接电流，同时降低了内部接口 活动。
图6. 动态效率模式：一个子通道的I/O即可访问两个子通道的数据，I/O活动量减半，功耗降低，带宽最多折半。
可靠性：增强的RAS特性
LPDDR6引入了新的ALERT信号，为LPDDR6设备向主机报告故障提供了机制。ALERT引脚在不活动时为高阻态，允许多个设备的ALERT输出连接到同一个主机输入。设备可通过四个故障寄存器记录多达15种不同的故障类型，例如写ECC/EDC错误可以被实时报告或屏蔽。
结论
LPDDR6不仅仅是一款“更快的LPDDR”——它是一次面向系统级瓶颈的架构演进，精准回应了AI扩展过程中最关键的挑战：每瓦特带宽、更紧的信号裕量，以及真实负载下的可靠性。通过将每引脚速率推至10.6 Gbps以上、采用双12位子通道拓宽接口、将边带功能融入数据流、以及用双轨方案扩展DVFS能力，LPDDR6改变了性能和功耗的权衡关系，同时将对验证的要求提升到了新的高度。
对于信号完整性仿真来说，DVFS和DBI功能需要重点关注，DBI功能和以往的LP5X有很大不同。
简而言之：如果AI扩展是整个系统栈的工程命题，那么LPDDR6就是实现吞吐量提升而不额外支付功耗和热成本的关键杠杆。
📘 参考资料：Keysight Technologies, "Scale AI Engineering: the Next Leap in LPDDR6 Low-Power Memory"
来源：信号完整性设计
