Cadence携手台积公司，推出面向其先进工艺与3DFabric的AI流程和IP,推动下一代创新

亮点

Cadence 携手台积公司，采用 Cadence^® Innovus^™ Implementation System、Quantus^™ Extraction Solution 和 Quantus Field Solver、Tempus^™ Timing Solution 和 ECO Option、Pegasus^™ Verification System、Liberate^™ Characterization Portfolio、Voltus^™ IC Power Integrity Solution、Genus^™ Synthesis Solution、Virtuoso^® Studio 以及 Spectre^® Simulation Platform 开发先进工艺技术的设计基础设施，涵盖台积公司的 N3、N2 和 A16^™ 工艺。Cadence 的 AI 芯片与 3D-IC 设计流程现已支持台积公司的先进 N3、N2 和 A16^™ 工艺技术，同时兼容台积公司 3DFabric 的新技术。此外，Cadence 正与台积公司合作开发 A14 工艺的 EDA 流程，其首个 PDK 将于今年晚些时候推出。还有几个新的 Cadence IP 已经过硅验证，适用于台积公司 N3P。

面向台积公司先进工艺技术的 AI 驱动芯片设计解决方案

Cadence 与台积公司合作，为共同客户提供 AI 驱动的设计解决方案，助其在基于台积公司 N2 的芯片研发中实现最佳功耗、性能和面积(PPA)。台积公司在 Cadence 数字全流程中启用了 Cadence JedAI Solution、Cadence Cerebrus^® Intelligent Chip Explorer 的 AI 驱动实现技术以及 Innovus + AI Assistant 的生产力功能。此外，台积公司已验证新的 AI 驱动功能，如自动设计规则检查 (DRC) 违规修复协助，在 AI 芯片开发过程中使用台积公司 N2 技术缩短设计周期，提高工作效率。

提高 3D-IC 设计生产力

Cadence 3D-IC 解决方案全面支持台积公司 3DFabric 提供的先进封装和裸片堆叠配置。最新创新包括凸块连接自动化功能、多个芯片物理实现与分析以及智能对准标记插入技术。得益于 Cadence Clarity^™ 3D Solver、Sigrity^™ X 平台以及 Optimality^™ Intelligent System Explorer 的 AI 驱动应用，基于 3Dblox 的系统级 SI/PI 分析与优化实现了自动化。采用台积公司紧凑型通用光子引擎 (TSMC-COUPE^™) 多波长参考流程的客户，还可借助 Virtuoso Studio 和 Celsius^™ Thermal Solver，结合台积公司与 Cadence 共同制定的效率提升方案，包括高效热仿真技术，降低电性能与光性能下降的风险。

面向台积公司 N3P 的领先 IP

Cadence 持续推动 AI 与 HPC 技术创新，提供基于台积公司先进工艺（包括 N3P 工艺技术）、经过硅验证的前沿 IP 解决方案，助力客户构建更快速、更高效且可扩展的系统。Cadence IP 满足下一代 AI LLM、代理式 AI 及其他计算密集型工作负载对内存与互连带宽容量的需求，为 AI 基础设施提供支持。基于台积公司 N3P 工艺的全新 Cadence IP 包括：首款 N3P HBM4 IP、LPDDR6/5X-14.4G 等高速内存接口以及通用型 DDR5 12.8G MRDIMM Gen2 IP，为客户提供丰富选择，助力突破限制 AI 计算系统的内存瓶颈。此外，Cadence 在连通领域也处于领先地位，提供传输速率达 128Gt/s 的 PCI Express^® (PCIe^®) 7.0 IP、面向 AI 基础设施的 224G SerDes 以及首款支持新兴的 AI PC 和小芯片生态系统 eUSB2V2 和 Universal Chiplet Interconnect^™ (UCIe^™) 32G IP 等产品，彰显公司致力于为未来工作负载打造节能、可扩展解决方案的承诺。

Cadence 与台积公司通过 OIP 生态系统赋能 AI 超级周期，缩短从设计到量产的客户流程，助力提升设计性能与能效表现。