首页/文章/ 详情

用矢量网络分析仪观测电容的S21曲线

11月前浏览454

在硬件电路设计中,我们经常会使用到退耦电容。退耦电容是并联在电路中。这种应用,对电路的影响表现是怎样的,我们今天来具体看下。

搭建一个简单的测试电路,使用矢量网络分析仪(VNA)作为测试电路的信号源VG1,VF1接在VNA的port1(发送端),VF2接在VNA的port2(接收端),电容C1 47pf并联在信号源VG1的两端,起到退耦作用,电路如下图所示。


此时,我们打开VNA的S21迹线,可以看到如下曲线。


看到上面的S21曲线,有什么想法或者是否似曾相识?

在《用100nf电容给72Mhz时钟信号退耦合适么?》文章中,我们曾给出一颗0.1uf电容的频率阻抗曲线,注意看紫色的曲线,是电容的阻抗Z,趋势和上面的S21曲线很相似,左侧呈容性,右侧呈感性,中间为自谐振频率。

图片

我们再看下S21曲线,向下有个波谷。当频率点在波谷值左侧时,我们打开史密斯圆图,可以看到虚部在下半周,虚部为负值。根据“上感下容”的规律,可以看出此时电容是呈容性。


当频率点在波谷值右侧时,我们打开史密斯圆图,可以看到虚部在上半周,虚部为正值。根据“上感下容”的规律,可以看出此时电容是呈感性。


当频率点在波谷值时,我们打开史密斯圆图,可以看到虚部在上半周,虚部为正值。这是由于测试工装的原因,在校准时不能完全解嵌。此时虚部应该为0,电容呈现为纯阻性。在史密斯圆图中,marker点应该位于横轴处。这里存在些许误差,各位了解其趋势即可。


先聊到这里,梳理下今天讨论的内容比较简单,用VNA来观察电容的S21曲线,并识别其容性/感性/阻性。


怎么样?一个简短的问题,给出的回答可浅可深,就看你对这个知识点的理解达到怎样的程度。你学废了么?



来源:硬件微讲堂
电路
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-09-19
最近编辑:11月前
硬件微讲堂
硕士 签名征集中
获赞 33粉丝 51文章 145课程 0
点赞
收藏
作者推荐

为什么你设计的SD卡电路会概率性不识别?

大家好,我是硬件微讲堂。这是我第118篇原创文章。SD卡,大家应该不陌生,搞嵌入式开发,搞硬件开发的,经常会用它来升级程序,存日志,存图像……总之,应用场景很多。既然使用这么频繁,在硬件设计过程中,我们需要注意什么呢?今天我们就来聊一聊。一道问题照例,先抛出一道问题:SD卡的电路设计是按照参考设计来的,为啥SD卡经常会不识别呢?又或者误码?SD卡的电路按照参考设计进行设计,只能说是看起来没问题,只做到这里是不够的。我们作为专业的研发人员,还需要知道深层次的内部逻辑。SD卡-Powerup如上述电路,虽然只画出了3.3V_SD,但实际上我们需要关注的绝不止是下图中展示的直流电压范围。我们还需要考虑SD卡电源上电的时间(Poweruptime)!这里往往是容易被忽略的!如上图序号①紫色区域所示,为了确保SD卡能够可靠地进行硬件重启/复位,需要满足2个条件:①VDD电压需要小于0.5V;②VDD保持电压小于0.5V的持续时间需要不少于1ms。(波形来自网络)如上图VDD的波形所示,从右下角光标△X的数值可以看出下电和上电的间隔有23.621ms,但在一个上电周期的最后阶段只是把VDD降到了1.118V,并没有降到0.5V以下。这样,SD卡不能够被有效的下电和重启。如上图序号②黄色区域所示,VDD在上电过程中有如下要求:①VDD上电波形需要尽可能单调;②VDD从0.5V上升到VDDmin的最短时间为0.1ms;③VDD从0.5V上升到VDDmin的最长时间为35ms;来源:硬件微讲堂

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈