首页/文章/ 详情

推出13款新VIP并扩展了系统VIP产品组合,以加速汽车、超大规模数据中心和移动 SoC 验证

1年前浏览96
新增加的产品将助力实现全面快速验证,确保 SoC 符合最新标准规范


中国上海,2023 年 2 月 22 日 —— 楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布推出 13 种新的验证 IP(VIP)解决方案,助力工程师迅速有效地验证设计,以满足最新标准协议的要求。新款 Cadence® VIP 产品使客户能够信心十足地开发新一代汽车、超大规模数据中心和移动 SoC,同时紧跟最新的行业标准,包括 Arm® AMBA® 5 CHI-f、Universal Chiplet Interconnect Express™(UCIe™)、GDDR7、DDR5 DIMM、MIPI® A-PHY® 和 SoundWire® I3S 以及 USB4 2.0 接口。


全新 Cadence VIP 为客户提供适用于复杂协议的全面验证解决方案。Cadence 客户可以在所有 VIP 中使用一致的应用编程接口(API),具有完整的总线功能模型(BFM)、集成协议检查和覆盖率模型,促进快速应用。全新 Cadence VIP 支持多个应用领域和规范,包括:


▷ 超大规模数据中心

• UCIe

• AMBA 5 CHI-f

• DTI

• 最新版 DDR5 DIMM

▷ 汽车领域

• MIPI A-PHY 1.1

• CAN XL

• Flash ONFI 5.1

▷ 消费和移动

• USB4 2.0

• GDDR7

• MIPI SoundWire I3S (SWI3S)

• 最新版 LPDDR

• DFI

• HDMI 2.1


所有Cadence VIP 解决方案均包括 Cadence TripleCheck™ 技术,该技术为用户提供全面覆盖率模型和测试套件相关联的符合规范的验证计划,确保符合接口规范。全新 VIP 还支持扩展的 Cadence 系统级验证 IP(系统 VIP),提供 SoC 级测试库、性能分析以及数据和缓存一致性检查。与手动的 SoC 验证流程相比,使用经过扩展的系统 VIP 产品组合最多可以将效率提高 10 倍。




“Cadence 存储器 VIP 是我们验证流程的关键部分,为我们成功部署存储器 PHY IP 立下了汗马功劳,”The Six Semiconductor Inc. 联合创始人兼 CTO Ricky Lau 说,“Cadence 不断提供新的 VIP 产品和支持最新标准的先进 SoC 验证技术。Cadence VIP 产品帮助我们大大缩短了开发时间,并提高了客户的信心。”






“随着需求的演变以及对更大带宽、更低功耗和更有效的缓存一致性管理的需求增长,新的协议应运而生,以解决这些问题。”Cadence 公司高级副总裁兼系统与验证事业部总经理 Paul Cunningham 说道,“通过推出这 13 款 VIP,Cadence 为客户提供了有效的解决方案,确保设计符合标准规范以及特定于应用的时序、功耗和性能指标,以最快的速度完成 IP 和 SoC 验证。”




全新 VIP 解决方案是更广泛的 Cadence 验证全流程的一部分,其中包括 Palladium® Z2 硬件仿真加速系统、Protium™ X2 原型验证系统、Xcelium™ 仿真平台、Jasper™ 形式化验证平台、Helium™ Virtual and Hybrid Studio 平台,以及 Verisium™ AI-Driven Verification Platform。Cadence 的验证全流程可提供最高的验证吞吐率,用最少的时间和资金投入找到缺陷。VIP 解决方案和验证全流程工具支持公司的智能系统设计(Intelligent System Design™)战略,旨在实现 SoC 卓越设计。

来源:Cadence楷登
System电路航空汽车电子消费电子芯片UMCadence
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-10-02
最近编辑:1年前
Cadence楷登
签名征集中
获赞 4粉丝 125文章 694课程 0
点赞
收藏
作者推荐

Cadence 连续五年助力中国研究生创“芯”大赛

智汇青春,有梦当燃。中国研究生创“芯”大赛是中国研究生创新实践系列赛事之一,是一项面向全国高等院校和科研院所在读研究生的团体性集成电路设计创意实践活动,大赛宗旨为“创芯、选星、育芯”,旨在服务国家集成电路产业发展战略,促进集成电路领域优秀人才培养。Cadence 公司与大赛的渊源可以追溯到 2017 年参与大赛前身的中国研究生电子设计竞赛集成电路专业赛。今年已是 Cadence 公司第五年连续参与并支持中国研究生创“芯”大赛。本次大赛的报名参赛队伍稳步上升,共有来自全国 96 所大学的 503 支队伍报名参赛,每支队伍由 2 到 3 名学生自由组队,其中 79% 为硕士研究生,12% 为博士研究生和 9% 已获得研究生入学资格的大四本科生。8 月 2 - 5 日,全国顶尖集成电路青年学子在杭州踏上属于他们的“芯”光大道,来自全国 48 所高校的 154 支队伍经过层层选拔,冲进决赛。决赛现场的角逐包括 60 分钟的基础知识笔试考试和 330 分钟的设计题答题上机考试。考试内容分为集成电路设计类(包括数字、射频、模拟、混合信号方向)、半导体器件与工艺类、EDA 算法与工具设计类。参赛队伍需现场审题后任选一个方向中的考题集体完成。现场环节综合成绩排名前 50 名的参赛队伍将晋级到决赛答辩环节。 ◁ 左右滑动查看更多 ▷随着摩尔定律放缓以及系统集成度的进一步提高,三维集成电路成为了各大厂商及 EDA 公司投入研发的重要方向之一。Cadence 公司于去年推出了 Integrity 3D-IC 设计平台,致力于系统驱动的 PPA 最优化解决方案。为了与高校在这个前沿技术领域有更多的交流,Cadence 分别在去年和今年的创芯大赛上设计了两道企业命题:2021 年 Cadence 命题:三维集成电路互联优化算法2022 年 Cadence 命题:三维集成电路的多层模块划分最优化算法经过几个月激烈的角逐,共有来自三所大学的四支参赛队伍获得了 Cadence 企业命题一、二等奖,在此祝贺所有的获奖队伍、参赛学生及他们的指导老师。2022 年 Cadence企业命题奖学校名称队伍名称一等奖 (同时获得创芯大赛一等奖)中国科学院大学UCAS 小分队二等奖武汉理工大学武理数学小分队二等奖东南大学SEU 小分队二等奖武汉理工大学摆年难得一遇大赛期间,在销售部门的大力支持下,Cadence 公司为学生参与大赛决赛设计题答题的机考环节提供了近千套数字、模拟及验证的 EDA 工具,同时由多位技术工程师远程在线,为大赛提供技术支持和答疑,为赛事的顺利进行保驾护航。Cadence 公司数字与签核研发事业部高级资深产品总监刘淼受邀在集成电路校企合作对接会上做演讲,分享了 Cadence 三维集成电路方向的最新成果,并期待通过大赛的平台与同样在此领域做科研的老师们有更多探讨、切磋、合作的机会。随后,刘淼还在大赛颁奖典礼上,亲自为获得 Cadence 企业命题一等奖的团队颁奖。 人才集市环节,两位人事部小姐姐在现场与入围参赛的 400 多位学生面对面交流,提供多种技术岗位的实习和秋招职位的动向。我们期待更多年轻的力量加入 Cadence。 为期四天的赛事圆满落幕,Cadence 公司会继续大力支持中国研究生创“芯”大赛,为国家集成电路产业发展及人才培养贡献力量。我们也期待在明年武汉举办的第六届大赛上与大家再相见。来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈