技术博客 I PDN 环路电感对纹波和总阻抗有何影响？_System_电源_电路_信号完整性_电磁兼容

技术博客 I PDN 环路电感对纹波和总阻抗有何影响？

本文要点

电气系统中电源分配网络（PDN）的各个部分都有自己的环路电感，这将增加电路结构的总阻抗。
各种元件的环路电感会导致 PDN 阻抗谱中出现谐振和反谐振。
设计人员应认真计算 PDN 阻抗，以便更好地了解电源轨上的纹波。

由于摆放着器件、走线、过孔、焊盘、平面等，PCB 都具有复杂的几何形状。使用了多层平面、电源轨、通向器件的过孔以及去耦电容器，PCB 中的 PDN 可能相当复杂。其中每个元素都会对结构的总阻抗产生一定的 PDN 环路电感，因此，作为电源完整性设计的一部分，电感对于总阻抗的影响十分重要，值得关注。

这块 PCB 上的 PDN 阻抗谱将非常复杂，有多个环路电感峰值

目前还无法用一个公式就能确定 PDN 环路电感或阻抗。与用公式来确定 PDN 中的电感和阻抗相比，通过测量和使用场求解器来确定这些值更为精确，有助于更好地理解 PDN 上的瞬态行为。确定这些值之后，设计人员就可以采用传递函数的方法来了解 PDN 阻抗，并预测不同器件产生的纹波噪声。在确定阻抗之前，首先我们需要了解电感对阻抗的影响。

PDN 环路电感对阻抗的影响

观察一下 PDN 的阻抗谱就会发现，它并不是一直处于低位。PDN 阻抗的频谱非常复杂，频率范围广泛，且存在多个谐振和反谐振。电容和电感是影响 PDN 阻抗的主要因素，决定了典型 PDN 阻抗谱的形状。PDN 环路电感和电容器中的有效串联电感 (Effective Series Inductance, ESL) 将决定阻抗谱的峰值，如图1所示：

图1：PDN 阻抗谱示例

观察一下高速 PCB 中 PDN 的结构就会发现，一个典型的 PDN 结构包含相邻的电源和接地平面，它们就像一个超大型电容器。相邻平面的电容和电路板上的去耦电容共同构成了一个大型电荷库，可在开关期间向数字元件提供电荷。但不要忽略 PDN 结构中的某些电感源，它们会产生图1中显示的谐振。这些电感源包括：

电容器中的有效串联电感，在高频时会产生电容器自谐振和非理想行为。
过孔和走线，它们有自己的环路电感。
电源平面和接地平面的组合。
器件上的连接线和焊盘，它们有自己的阻抗，会在器件输入端造成引脚封装延迟。

在设计 PDN 的阻抗时，我们的目标不是计算单个电感并试图达到特定的设计值，而是确定在哪些位置添加去耦电容，有效针对阻抗谱中的特定峰值，从而保持整体阻抗较低。通过将 PDN 阻抗保持在较低的水平，可将电源总线上的纹波电压控制在可接受的范围内。

此外，还需要对阻抗进行量化，并预测阻抗对电源总线上的瞬态纹波响应有何影响。为此，可以通过测量标准 PDN 阻抗和计算脉冲响应来实现。

测量 PDN 阻抗

如下列电路图所示，PDN 的结构实际上是一组并联的非理想电容器，它们通过寄生电感连接在一起。这种现象模型的阻抗无需计算，可以在测试板上通过 TDR 测量、脉冲响应测量或网络分析仪（Z 参数或 S 参数）进行测量。

用于描述 PDN 阻抗的电路模型示例。[来源：Signal Integrity Journal《信号完整性期刊》］

只有电容器中的元素是已知的，其他电感器元素则代表 PDN 环路电感。实际情况中，在上述模型中确定具体电感值毫无意义。只要明确阻抗谱，设计人员就可以放置一个自谐振频率与阻抗谱中的电感峰值相匹配的去耦电容器。

预测 PDN 上的瞬态波形

确定 PDN 阻抗后，就可以使用卷积定理计算 PDN 上的脉冲响应。为此，只需知道 PDN 阻抗谱函数和输入 PDN 的瞬态电流时域波形（通常以方波形式建模）。可通过以下傅立叶变换和卷积积分来定义：

计算开关期间在 PDN 上测量到的纹波电压的脉冲响应。注意"*"是卷积运算

计算 PDN 环路电感与阻抗的方法

我们无法使用公式来确定 PDN 的总环路电感，也不能简单地将 PDN 建模为只有一个等效环路电感。因此，也不能使用 SPICE 仿真直接根据 PDN 的结构和 PCB layout 来计算 PDN 阻抗；因为整个系统的几何结构非常复杂。PDN 的复杂结构会产生一个非常高阶的滤波器，这不仅仅是一个具有多个极点和零点的大型 RLC 电路。虽然阻抗是决定 PDN 电源总线纹波的重要因素，但不能简单地认为阻抗可以直接计算，这是一种错误的电源完整性设计方法。

正确做法是直接根据麦克斯韦方程计算电磁场、电势和电流，并使用欧姆定律计算 PDN 阻抗。要获得阻抗谱，需要使用有限差分频域 (Finite-difference Frequency Domain, FDFD) 数值方法，并将欧姆定律与计算出的电势和电流相结合，得出 PDN 阻抗。高级的 PCB layout 工具会提供一个功能强大的 3D 电磁场求解器，可用于执行这些计算以及电气系统中其他的重要分析任务。

Cadence Allegro X 软件中集成了Clarity 3D Solver 工具，这是一款 3D 电磁（EM）仿真软件工具，用于设计 PCB、IC 封装和 IC（SoIC）系统设计的关键互连。Clarity 3D Solver 采用领先的分布式多重运算技术，能够提供近乎无限制的求解容量和 10 倍的求解速度，从而高效解决更庞大、复杂的结构问题。它创建的高精度 S 参数模型，可用于高速信号完整性 (SI)、电源完整性 (PI)、高频射频/微波应用和电磁兼容性 (EMC) 分析，甚至在 112Gbps+ 的数据传输速度上，其仿真结果与实际测量也能高度吻合。更可以根据设计规模的大小，有效匹配可用的计算资源，实现真正的整体 3D 结构设计。

来源：Cadence楷登

推出业界领先的HBM4 12.8Gbps IP内存系统解决方案，赋能新一代AI和HPC系统

具有最小面积和最低功耗的高性能解决方案现已面向客户推出中国上海，2025 年 5 月 22 日——Cadence（NASDAQ：CDNS）近日宣布推出业界速度最快的 HBM4 12.8Gbps 内存 IP 解决方案，以满足新一代 AI 训练和 HPC 硬件系统对 SoC 日益增长的内存带宽需求。Cadence® HBM4 解决方案符合 JEDEC 的内存规范 JESD270-4，与前一代 HBM3E IP 产品相比，内存带宽翻了一番。Cadence HBM4 PHY 和控制器 IP 现已面向客户开放，具备业界领先的 12.8Gbps 性能，每比特的能效提升 20%，面积利用率提升 50%，同时 I/O 数翻倍，可显著增强整体带宽能力。新推出的 Cadence HBM4 IP 将 PHY 和高性能控制器作为完整的内存子系统解决方案。HBM4 PHY 将作为台积公司 N3 和 N2 工艺节点中的嵌入式硬核，而 HBM4 控制器将作为 RTL 软核。该解决方案具有一流的 12.8Gbps 数据速率，较现有 HBM4 DRAM 设备提升 60%，为设计人员提供充足的系统裕度，既支持速率的进一步提升，也可用于打造面向未来的 SoC 产品。高性能、低延迟架构包括 RAS 和 BIST 功能，用于现场微调内存子系统性能，优化数据中心运营。标准 HBM4 IP 产品支持各种类型的中介层设计实施选项，提供实验室软件，助力客户快速调试 SoC 内存子系统。“随着生成式和代理式 AI 应用迅猛增长，AI 工作负载增加，对内存带宽提出了更高的要求，亟需在不额外增加功耗的前提下提高 AI 硬件系统效率。Cadence 的 HBM4 解决方案不仅实现了高达 12.8Gbps 的卓越性能，同时在 AI 工厂重点关注的面积和功耗优化方面表现出色，满足对内存带宽持续增长的需求。”Cadence 高级副总裁兼芯片解决方案事业部总经理 Boyd Phelps 表示。Cadence 的 HBM4 解决方案提供一套全面的交付项，可将 IP 快速集成到 SoC 设计，加快硅后调试工作。交付项包括一个参考中介层设计，该设计已在全功能测试芯片（由 HBM4 控制器、PHY、中介层和 HBM4 DRAM 设备组成）上以 12.8Gbps 的速率完成了验证。LabStation 软件具有丰富的功能和测试套件，有助缩短 SoC 硅后实验室调试时间，从而加快产品上市。Cadence 的 HBM4 PHY 和控制器已使用 Cadence 面向 HBM4 的 Verification IP（VIP）进行验证，能够提供快速的 IP 和 SoC 验证收敛。面向 HBM4 的 Cadence VIP 包括一个完整的解决方案，涵盖了从 IP 到系统级验证在内的全部流程，提供 DFI VIP、HBM4 存储器模型和 System Performance Analyzer 系统性能分析工具。来源：Cadence楷登