技术博客 I 如何计算地平面上方走线的电感？_System_HPC_电路_汽车_电子_ECAD_Cadence

技术博客 I 如何计算地平面上方走线的电感？

电路模型的作用

一流的 PCB 设计和分析工具无需根据电路模型来检查阻抗、噪声和其他效应。不过，电路模型有助于描述 PCB layout 中各种复杂功能和电气行为。例如，基于基础无源元件构建的电路模型（RLC 电路）可以描述串扰造成的 EMI 、噪声敏感性等一系列现象。

串扰通过两种机制耦合：电容和电感。如果想减少互连之间的串扰，就需要知道各自的电感值。计算地平面上方走线有好几种简单的方法，如微带线或带状线的电感计算。若论更高级、更精准的方法，则需要用到多种技术，尤其是考虑到系统中的信号损耗时。

图1：走线形成了具有一定电感的导体环路

地平面上方走线电感的计算公式

要计算微带线或带状线走线电感，首先要计算走线特性阻抗和信号在走线上的传播延迟。这两个参数与地平面上方走线的电感和电容直接相关。走线特性阻抗、传播延迟、电感、电容和损耗之间的关系可通过电报方程确定。

以下两个方程用于计算无损耗传输线的电感和电容。只需将方程相乘，即可得出电感值：

图2：地平面上方走线的电感方程

需要注意的是，该公式只适用于特定类型的传输线，即没有任何介质损耗、辐射损耗或趋肤效应损耗的传输线。但这一模型仍然有应用价值，适用于一切传输线或准 TEM 波导，包括：

地平面上方的表层微带线
内层两个地平面之间的带状线
共面波导和模式选择波导

所有上述形式的 PCB 互连都位于某些地平面之上或之间，可以测量或计算其阻抗。只要知道互连器件的特性阻抗 Z0 和介电常数，就可以根据上述方程确定电感值（忽略损耗）。

实际情况：数字信号是宽带信号

上述（计算电感的）方法在客观上存在问题：数字信号实际上是宽带信号，但是 PCB 基板中的色散会导致传播延迟，阻抗也会成为频率的函数，即使在可以忽略走线直流电阻的高频下也是如此。此外，由于趋肤效应和粗糙度，铜也会产生损耗。因此，不能随意选择一个频率来计算阻抗和电感。

如何获得 Z0 值

如果只选择单一频率，并且忽略损耗，我们仍然可以从以下来源获得 Z0 关于结构的函数：

IPC-2142 标准包含带状线和微带线阻抗的经验公式。
教科书中列有使用保角映射法确定的标准公式。Brian C. Waddell 的《输电线路设计手册》(Trans mission Line Design Handbook) 中列出了最全面的走线阻抗公式。

然后，可以使用计算出的阻抗来得出电感。对于 PCB 表层上的走线，介电常数为“有效”介电常数。该值通常通过用于计算阻抗的公式给出。直观地说，我们应该已经看到，走线离接地平面较远时，走线和地平面形成的环路就更大，如图3微带线走线所示。改变走线的宽度也会影响电感。

图3：h 和 w 的值决定了走线在地平面上方的环路电感

这些计算公式针对的是孤立的传输线，并不考虑寄生效应。由于地平面上方走线的阻抗和电感取决于走线的几何形状和周围的寄生效应，我们需要更精确的方法来确定阻抗和电感。

利用场求解器计算阻抗和电感

准确计算阻抗和电感的方法之一是使用场求解器。这些工具无需使用电路模型，就能准确考虑到走线几何形状和周围的寄生效应。如今的高级 ECAD 应用都包含一个 3D 场求解器，用于计算基本传输线和解决复杂的多物理场问题。对于阻抗计算，结果通常以热图的形式显示；图4列出了一些 DDR3 走线示例的结果。

图4：场求解器工具可以确定走线沿其长度方向的阻抗。然后，可以使用该值和介电常数来确定接地平面上方走线的电感

并非所有的场求解器都能计算高达 GHz 频率的铜粗糙度，而这一参数对于 PAM-4 互连、微波光电子、汽车/无人机雷达等技术以及其他涉及极高频率的领域非常重要。不过，随着高级产品的功能不断扩展，未来将使用标准铜粗糙度模型来计算高频下的趋肤效应阻抗。

Cadence Sigrity PowerSI 可以计算阻抗和电感，它提供了完整 IC 封装或 PCB 的快速、准确和详细的电气分析。

使用 Sigrity PowerSI 电磁 (EM) 场解算器技术，设计人员可以轻松识别走线和通孔耦合问题。

Cadence Clarity 3D Solver 是一款 3D 电磁（EM）仿真软件工具，用于设计 PCB、IC 封装和 IC（SoIC）系统设计的关键互连。

采用领先的分布式多重运算技术，Clarity 3D Solver 能够提供近乎无限制的求解容量和 10 倍的求解速度，从而高效解决更庞大、复杂的结构问题，让设计人员在设计 5G、汽车、高性能计算 (HPC) 和机器学习应用系统时，以业界标准的准确度解决最复杂的电磁 (EM) 挑战。

来源：Cadence楷登

Cadence 率先推出 eUSB2V2 IP 解决方案，助力打造高速连接新范式

为了提供更好的用户体验，包括高质量的视频传输、更新的笔记本电脑（例如最新的 AI PC）和其他前沿设备，都需要 5 纳米及以下的先进节点 SoC，以达成出色的功耗、性能和面积（PPA）目标。然而，随着技术发展到 5 纳米以下的工艺节点，SoC 供应商面临各种挑战，例如平衡低功耗和低工作电压（通常低于 1.2V）的需求。与此同时，市场也需要高分辨率相机、更快的帧率和 AI 驱动的计算，这就要求接口具有更高的数据传输速率和更强的抗电磁干扰（EMI）能力。随着这些性能要求变得越来越复杂，市场亟需创新的解决方案来弥合高效节能和高级功能之间的差距。在此背景下，Cadence 在业内率先推出 eUSB2V2 IP，此 IP 基于先进的台积公司 N3P 工艺，符合最新的嵌入式 USB2 版本 2 标准，可以为笔记本电脑、AI 视频设备和先进的图像信号处理器（ISP）系统提供前所未有的功能，改变了计算设备。首个采用台积公司 N3P 技术的完整 eUSB2V2 IP 解决方案完成流片eUSB2V2 是 2024 年 9 月发布的新型 USB 标准，标志着现代计算系统 USB 接口发展的重大技术飞跃。Cadence 是率先在台积公司 N3P 工艺上完成全面的 eUSB2V2 接口解决方案流片的公司，该解决方案包括 PHY IP 和控制器 IP，非常适合高级 CPU 和 AI 驱动的应用。该解决方案成为连接传统 USB 2.0 和现代系统的桥梁，可确保无缝兼容。虽然 USB 2.0 的 480Mbps 数据速率足以满足早期笔记本电脑的需求，但现代系统需要更高的带宽来处理高分辨率相机、AI 计算和实时数据处理。eUSB2V2 可扩展到 4.8Gbps，速度提升十倍。这可以支持 4K 视频的无缝传输，实现更流畅的增强现实（AR）应用，也可在消费电子和企业设备中发挥 AI 集成的无限潜力。 “凭借在业内率先采用台积公司 N3P 技术的 eUSB2V2 IP 解决方案，我们可以在简化系统设计的同时，解决低电压运行和高数据速率要求的综合挑战”，Cadence 芯片解决方案事业部协议 IP 高级产品总监 Arif Khan 说道，“这个流片里程碑证明了我们提供领先 IP 技术、助力客户创造优秀创新产品的决心。” 面向各种应用的前沿功能Cadence 的 eUSB2V2 IP 解决方案为计算、物联网和无线通信行业带来了更高的性能、灵活性和能效。这些解决方案具有可扩展的链路配置、低功耗和卓越的 EMI 降噪等功能，可为支持 AI 的物联网设备、4K 摄像系统和 5G 无线模块等应用提供紧凑的设计，从而实现峰值性能。台积公司 N3P 工艺的先进 PHY IP 可提供高达 4.8Gbps 的非对称链路模式，或 960Mbps 到 4.8Gbps 的对称配置，允许设计人员针对特定用例进行优化。eUSB2V2 IP 完全符合 eUSB2V2 和 UTMI 2.0 标准，支持低功耗状态、可扩展的数据速率以及主机或外设的灵活性，是尖端笔记本电脑、AI 驱动的视频处理和新一代通信系统的理想选择。台积公司北美子公司生态系统和联盟管理部资深总监 Lluis Paris 表示:“此合作伙伴关系体现了我们共同致力于预测科技需求，并提供领先的解决方案以推动产业创新。我们与 Cadence 等 OIP 开放创新平台伙伴持续合作，确保最新的设计解决方案充分利用我们先端制程技术的高性能和高效能优势。” eUSB2V2 改善 USB 设计针对现代计算面临的挑战，Cadence 全面的 IP 生态系统提供了强大的解决方案，工程师、设计人员和制造商必将从中受益。凭借更高的数据速率、更低的工作电压及更高的灵活性，采用台积公司 N3P 技术的 Cadence eUSB2V2 IP 解决方案流片不仅实现了 USB 接口的进化，也代表着行业的重大飞跃。出于对 Cadence eUSB2V2 IP 解决方案的认可，某重要客户和早期用户已经为他们的新一代计算设备 SoC 购买了此 IP。来源：Cadence楷登