首页/文章/ 详情

技术博客 I 稳定电源转换的纹波降低技术

6天前浏览27


本文要点:


  • 纹波在电源上表现为噪声。

  • 要想提供稳定的电源,需要降低输出电压的纹波。

  • 降低纹波的技术包括滤波和反馈精确调节。


所有的电源都具有一定程度的波纹,在设备输出口上表现为噪声。尤其是在开关 DC-DC 转换器的输出上,纹波是一个烦人的噪声问题。在一些应用中,特别是接收直流电源电压的模拟器件,需要有非常“干净”的电源,否则噪声可能会传播到器件的输出端。相比之下,饱和逻辑(例如 TTL 和 CMOS)抵抗此类噪声的能力更强。


 


采用开关调节的 DC-DC 转换器至少需要实施一种纹波降低技术,但该技术需要与适当的开关频率、功率输出和负载工作频率相匹配。负载阻抗也会对确定开关转换器的行为和实施的纹波降低技术的有效性有影响。本文将简要介绍几种纹波降低技术,以及它们在新型电源设计中的最佳应用场合。


纹波降低技术:简易版与高级版


纹波降低技术可以通过无源电路或有源电路,以及线性或非线性器件来实施。实施主动控制策略的一些算法试图补偿 DC-DC 转换器输出的波纹,其过程可能有点复杂,最好利用专用的 ASIC 来实施。



利用 LDO 进行调节


这种策略是一种入门级的纹波降低技术,适用于使用直流电源的器件。许多数字器件包含一个用于降低纹波的片上低压差 (LDO) 线性稳压器,提供的纹波降低效果可以达到 80dB 左右,这意味着纹波可以降低 1 亿倍!这类设计的原理是在器件中使用一个比较器和一个稳定的硅带隙参考电压源,使输出电压饱和。然而,该方法是通过饱和来降低噪声,因此当输入电压差和输出功率过高时,器件会产生大量的热量。


     

线性稳压器可以大幅降低纹波



滤波


低通滤波器或陷波滤波器进行过滤,是解决纹波频率问题的一种策略。这种方法在直流稳压器中效果较好,特别是在实施滤波的时候。在 pi型(LC 电路)中实现的简单高阶无源滤波,可以在传递函数中提供很高的滚降系数,但需要非常大的电感和电容来滤除典型的 PWM 频率。一个更复杂的策略是使用有源滤波技术,将电抗添加到反馈环路中,这种方法可以提供非常高的直流增益并抑制交流输出。



反馈控制


反馈环路隐含在一些高度集成的开关稳压器器件中,特别是那些在同一封装中实现 PWM 振荡器、栅极驱动器和 FET 级的器件。对于在非常高的功率输出下运行的更先进的设计,需要一组分立器件来实现反馈回路的控制策略。一旦输出上的波纹可以与直流输出一起被感知到,能够调整 PWM 驱动信号和驱动频率的控制策略可以同时稳定输出水平和波纹。电源系统设计师们对这个领域进行了积极的研究。



较大的电感器和较高的 PWM 频率


这两种方法应该同时提及,因为它们是用于设置开关稳压器中初始纹波值的标准工具(在标准降压、升压和降压-升压设计中)。纹波水平与输出电感和 PWM 频率成反比,因此增加这两者将降低输出口上测得的纹波。


     

在较低的开关频率下,需要使用大型电感器才能达到目标纹波值。



多相调节


多相转换器实现了多个并联的开关级,但在相位上是彼此分开的。虽然这些电路可能要复杂得多,但它们的作用类似于单级稳压器,具有更大的开关频率和电感器。其结果是大大降低了输出端测得的纹波。只要输出过滤级的截止频率高于基带频率,这些稳压器就可以用于直流负载或调频信号的高频交流负载。这些转换器还可以提供高电流,同时不会对器件造成过大的压力,因为开关负载被分散到多个开关级上。


纹波降低技术总结


下表说明了各种纹波降低技术在哪种情况下适合用于开关式 DC-DC 转换器。设计师应该注意使用各个方法来实现纹波降低,因为如果在错误的情况下使用,相应的机制可能会失效。


 

点击查看大图


最后要考虑的一点是,这些方法在新的设计中往往是一起实施的。例如,用于射频电源系统和大功率射频发射器的降压转换器可以使用高阶低通滤波、多相调节和高 PWM 频率(几 MHz 或更高),并在反馈回路中采用无源或有源控制方法。选择正确的技术组合需要考虑各个因素,从负载的行为到转换器级的操作。要评估这些设计,可以从带有高精度器件模型的 SPICE 仿真开始入手。  


 


来源:Cadence楷登
System非线性电源电路Cadence控制
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-10-26
最近编辑:6天前
Cadence楷登
签名征集中
获赞 1粉丝 107文章 631课程 0
点赞
收藏
作者推荐

技术博客 I 3D-IC 中 硅通孔TSV 的设计与制造

本文要点:3D 集成电路需要一种方法来连接封装中垂直堆叠的多个裸片由此,与制造工艺相匹配的硅通孔(Through-Silicon Vias,TSV)设计应运而生硅通孔设计有助于实现更先进的封装能力,可以在封装的不同部分混用不同的通孔设计3D 集成电路或2.5D 封装方法,以及新的处理器和 ASIC,都依赖于以某种方式来连接封装上相互堆叠的裸片。硅通孔是一种主要的互连技术,用于在 2.5D/3D 封装中通过中介层、基板、电源和堆叠的裸片间提供电气连接。这些通孔提供了与 PCB 中相同的互连功能,但设计方法完全不一样,需要根据它们在制造过程中的不同来设计。如今,现代集成电路较常使用单一样式的硅通孔,这是因为用于裸片堆叠互连的沉积工艺较难实现。尽管在实现方面没有太多的灵活性,但硅通孔使 2.5D 封装和堆叠式集成电路的规模逐步缩小,在bump 数量增多的情况下,依然可以使bump的中体尺寸变小。在我们为设计选择硅通孔样式之前,需要考虑制造工艺以及硅通孔在制造中的困难。硅通孔设计 3D 集成封装基于裸片与中介层之间的垂直互连硅通孔有三种设计样式,用于连接中介层上堆叠的 3D 裸片,需要根据制造过程中的实现情况来选择这些堆叠。硅通孔结构一般用于集成了堆叠逻辑和存储器的 2.5D/3D 集成系统级封装。由于高带宽存储器占用了大量的封装基板面积,针对这些部分使用硅通孔有诸多好处,可以沿着垂直堆叠的方向提供裸片之间的连接。在 3D 集成电路中使用硅通孔可以放置在 3D 集成电路中使用的裸片-裸片/裸片-晶圆工艺中,以定义通过基板和 I/O 的连接。下图是以三种样式实现的硅通孔截面示意图。在这些图中,通孔提供了一个长的垂直连接,垂直横跨基板,并可进入多个裸片层。3D 集成电路中的硅通孔可以采用三种方法进行设计和放置: 硅通孔的先通孔、中通孔和后通孔工艺先通孔先制作通孔,然后再将元件或键合裸片摆放在中介层上。首先,在通孔中沉积金属,然后覆盖结构的顶部。堆叠裸片之间的金属化连接,用于连接基板层并完成与硅通孔的连接。放置通孔需要在金属化之前、摆放电路之后进行。在堆叠过程中,通孔结构要达到不同的层,并提供层之间的连接。盲孔、埋孔和通孔版本的硅通孔可以在这个过程中轻松放置。中通孔后通孔顾名思义,通孔是在堆叠和金属化之后形成的,也叫做背面硅通孔。在这个过程中,将一个长的通孔结构沿着封装放置并穿过基板。该过程不影响金属化,也不需要在晶圆减薄过程中纳入显现 (reveal) 工艺。用于在硅片上形成这些硅通孔的主要活性离子蚀刻工艺,是使用六氟化硫 (SF6) 和 C4F8 钝化的 Bosch 蚀刻工艺。虽然非常大的孔可以由蚀刻掩膜定义并通过这种工艺形成,但蚀刻率对孔的长宽比非常敏感。在蚀刻之后,利用铜的电化学沉积来形成种子层,并通过电镀堆积出孔的结构。在中介层和晶圆级封装中使用硅通孔也可用于中介层,将多个芯片或堆叠的裸片连接成 2.5D 封装。摆放在中介层上的单个芯片可以是单片集成电路或硅上堆叠裸片,每个都有自己的硅通孔。这些堆叠的元件也可以是细间距 BGA/倒装芯片封装中的非标准元件,直接粘合在中介层的金属焊盘上。然后,中介层利用倒装芯片 bump 安装到封装基板上,如下图所示: 硅中介层上的 2.5D 集成封装中介层中硅通孔的制造工艺与单片或裸片堆叠 3D 集成电路(见上文)的制造工艺基本相同,涉及类似的蚀刻和堆积工艺。这种工艺也可以直接在芯片的晶圆上制造通孔和形成封装,称为晶圆级封装。然后,这些晶圆级封装可以粘合到异构 3D 集成电路上,或者可以形成 bump,直接安装到 2.5D 封装中使用的中介层上。硅通孔对信号完整性有何影响按照集成电路的尺寸标准,硅通孔的结构非常大,并且长宽比较高,因此在选择硅通孔时要格外关注成本,因为这些大型结构需要更长的加工时间。此外,其直径可以达到几微米,且可能带有扇形轮廓,会带来可靠性问题。然而,尽管制造复杂性有所增加,但考虑到信号和电源完整性,依然利大于弊,包括:电源损耗更低,因为硅通互连比水平通道要短沿着互连长度的寄生效应更小由于寄生电容更少,信号转换更快对继续进行 3D 集成和异构集成来说是十分必要的如果 VLSI 设计师想为专门的应用开发更先进的元件,就需要在物理布局中设计硅通孔,并运行基本的信号仿真来验证电气行为。如果想在设计中实现 2.5D/3D 封装的所有优势,请使用 Cadence 的全套系统分析工具。VLSI 设计师可以将多个特征模块集成到新的设计中,并定义中介层连接,实现持续集成和扩展。强大的场求解器提供全套软件仿真功能,与电路设计和 PCB layout 软件集成,打造了一个完整的系统设计工具包,适用于各类应用和各种复杂程度的设计。 来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈