首页/文章/ 详情

技术博客 I 电路板 Layout 的 PCB 过孔设计规则

10月前浏览132
 



本文要点



  • 传统通孔的使用位置和方法。

  • 盲孔、埋孔和微孔的构造和使用方法。

  • 管理 PCB 设计中的过孔。


电路板可能包含数以千计的走线、焊盘和孔,用于在器件引脚之间传导信号和输送电源。电路板 layout 设计师的职责就是整理和设计这些元件,将它们正确地连接起来,避免与其他信号或电源网络接触。要做到这一点,就需要在电路板设计中布设走线,并在层与层之间用过孔(一种小孔)进行过渡。


虽然使用过孔似乎是一项简单的操作,但在实际设计中,可能会用到许多不同类型的过孔。每种过孔都可能有不同的使用规则,作为设计人员,我们的职责就是让过孔井然有序,并在 CAD 系统中为每种过孔应用正确的规则。下面,我们将详细介绍 PCB 过孔的设计规则,以及如何使用这些规则来保证电路板的性能和可制造性。


在空间有限的情况下, HDI 技术有助于实现紧凑型设计,为过孔、走线和器件留出空间又不增加电路板面积,满足对小形状参数的需求。


1

传统通孔:使用位置和方法


自第一块双层电路板投入量产以来,标准的电镀通孔已成为 PCB 设计中的基本元素。可以按照所需的任何尺寸在电路板上钻出通孔,使走线或铜皮可以连接到任何一层电路板上的过孔。通孔有多种用途,包括:


  • 常规布线:通孔是将一个电路板层上的信号走线过渡到另一个电路板层的标准方法。

  • 逃逸布线:表面贴装元件通常需要将引脚立即连接到过孔,以便在多层电路板的内部层上布线。这些逃逸或扇出过孔通常是在布设其他走线之前进行布线。逃逸过孔的摆放模式应该是确定的,以便在其下方的电路板内层中留出尽可能多的布线通道。

  • 电源布线:过孔还用于将器件连接到电源/接地平面或走线。大多数电源过孔都比普通布线过孔要大,以适应其中通过的更大的电流。


通孔还用于电路板上的特殊用途或特殊情况,包括以下几种:


  • 散热孔:对于运行温度较高的元件,通孔通常会嵌入到一个大的中央接地焊盘中,以便通过电路板接地平面有效散热。要避免因热量积聚而导致电路板上的其他部件出现故障,这些过孔至关重要。

  • 缝合孔:这类过孔为电路板不同层上的多条电源走线所传导的大电流电路提供了多个连接。缝合孔还有助于这些电路的散热并降低连接的电感。

  • 屏蔽孔:在敏感电路周围布置多个接地孔时,会产生法拉第笼效应。这种布线方式有助于抑制潜在的 EMI 问题对电路的影响。

  • 接地传输孔:在高速设计中,当信号布线在层间过渡时,接地传输孔用于保留多个接地平面层之间的信号返回路径。

  • 盘中孔:可以将过孔放置在密集型表面贴装元件(如球栅阵列封装,BGA)的焊盘中。这样做有助于解决间距问题,但对于在标准通孔中使用机械钻头的制造商来说,制造盘中孔可能会是一个难题。微孔是一种更好的解决方案。


与轴向引线器件的电镀通孔一样,通孔需要在每一层电路板上都有一个焊盘,焊盘要足够大,以便使用钻孔机,但又要足够小,以免占用过多空间。通孔还需要在电路板的平面层上设置标准的隔离焊盘 (anti-pad),其大小应与钻孔直径相适应。电路板外层通孔周围的金属环称为环形,环形是决定电路板可靠性等级的主要因素之一。1 级电路板允许环形被钻孔破坏,而 2 级则要求钻孔和环形相切。3 级电路板的可靠性等级最高,钻孔周围任何一点的环形厚度均不得低于 5 密耳。


 

PCB 布线 3D 视图中的通孔和微孔


通孔的另一个关键设计规则是根据钻孔与电路板厚度的纵横比选择过孔尺寸。机械钻头的钻孔深度有限,而纵横比决定了钻孔深度的极限。通常情况下,电路板制造商希望纵横比不超过 10:1,这意味着在 62 密耳厚的电路板上,能可靠钻出的最小尺寸的过孔是 6 密耳。


如果在 12 层电路板的前两层使用通孔连接高速信号,大部分未使用的通孔筒体可能会起到天线的作用,造成信号完整性问题。为了解决这个问题,许多制造商会对未使用的过孔部分进行背面钻孔。背钻需要设计人员提供具体的说明和数据,指明应该去除哪些过孔筒体。不过,背钻会增加制造成本,通常更好的选择是使用微孔或盲孔和埋孔来提高电路板的性能。


最后,如有必要,可以覆盖或填充通孔,但与背钻一样,这种操作也需要 PCB 设计人员向制造商提供具体说明:


  • 过孔盖油:使用阻焊层覆盖过孔,实际上不会填充通孔,但必须注意避免焊接加热时在筒体中产生气泡,进而导致气体外泄。通常,在过孔盖油的中心位置会留有一个小孔,以便排出热空气。过孔盖油有助于使过孔更接近表面贴装焊盘图案,而不会使焊料从孔中流下。

  • 导电浆料塞孔:使用环氧树脂结合金、银或铜等金属物质填充通孔。这种塞孔方式有助于提高过孔的电流容量和散热性能,但价格昂贵。

  • 非导电浆料塞孔:这种塞孔方式可保护过孔,无需进行表面处理,但对散热或电流容量没有任何帮助。这种塞孔方式通常使用阻焊层或其他类似材料。


 

CAD 系统中的过孔及其布线的 3D 视图


接下来,我们将了解有关电路板盲孔和埋孔的 PCB 过孔设计规则。


2

盲孔和埋孔的 PCB 过孔设计规则


为了在电路板上创造更多的布线空间,制造商想出了一种方法来限制通孔所能穿透的电路板层数。这些过孔被称为盲孔或埋孔,但设计人员需要注意的是,它们的加工成本要高于标准通孔。


盲孔

盲孔始于电路板的外层,只穿过电路板叠层的一部分。因为盲孔是机械钻孔,所以盲孔的钻孔尺寸限制与通孔相同,但在电路板叠层中,盲孔的下方或上方允许有额外的布线通道。这一点使盲孔与背钻的通孔相比具有绝对优势,因为通孔由于孔筒的缘故,其下方或上方都不允许布线。


盲孔是按顺序制造的,这意味着要先对层对进行钻孔和电镀,然后再将它们粘合在一起。因为盲孔在制造过程中需要额外的步骤,所以成本效益不高,但出于信号完整性或电气性能的考虑,可能需要使用盲孔。PCB 设计人员应谨慎使用盲孔,只有在必要时并在与制造商确定制作细节后才可使用。


埋孔

埋孔与盲孔一样都是机械钻孔,但它们的起止点在电路板的内部层,而不在表面。埋孔对于布线密集的 PCB 非常有用,允许在埋孔的上方和下方设置布线通道。不过,与盲孔一样,埋孔的成本也很高,除非使用埋孔能显著减少电路板的层数,否则其性价比不高。


除了机械钻孔的盲孔和埋孔外,更好的选择是使用激光钻孔的微孔。


 

微孔物理结构的详细视图


3

PCB 设计中的微孔揭秘


微孔是指直径小于 6 密耳的孔,通常使用激光钻孔。由于微孔尺寸很小,通常只穿过一层,但可用于外部和内部电路板层。由于尺寸小,微孔适用于许多无法使用通孔的情况,但其制造成本要高得多。与微孔相关的其他 PCB 过孔设计规则包括:


  • 纵横比:微孔尺寸小,因此很难对孔内进行电镀,最佳做法是使其直径大于深度。

  • 焊盘尺寸:由于微孔直径较小,PCB 设计人员可以使用更小的焊盘尺寸,小至 12 密耳,从而留出更多的布线通道。

  • 塞孔:通常还会对微孔进行塞孔和电镀,使其与其他金属元件齐平。这种塞孔方式使得微孔非常适合盘中孔应用。


微孔在 PCB layout 中的应用非常广泛,是高密设计的关键元素。如果不在高密度 BGA 的小焊盘中放置微孔,这些引脚数很多的处理器和存储器件就无法布线。微孔还可以与其他类型的过孔结合使用。微孔不仅可以相互堆叠,还可以与埋孔或盲孔堆叠。


现在我们已经了解了用于 PCB 布线的不同类型的过孔及其设计规则,下面我们来看看 PCB 设计人员如何在设计中管理这些过孔。


 

Cadence Allegro X PCB Designer 中的编辑过孔列表


4

管理 PCB 设计中的过孔


在管理设计中的过孔之前,首先要在 PCB CAD 数据库中创建过孔。为此,我们可以自己构建过孔对象,也可以从其他来源导入。大多数 CAD 系统都提供构建过孔的工具和功能,例如 Cadence Allegro X PCB Designer 中的 Padstack Editor。一旦构建了过孔,就可以将其保存到公司库中,以便在未来的设计中使用。


现在,过孔已经构建完成并可供使用,我们可以从上图所示的列表中选择要使用的过孔。这类工具可以直观地显示过孔的构造,因此我们可以清楚地知道自己正在使用哪种过孔。在 Cadence Allegro X PCB Designer 的 Constraint Editor 中,我们可以将合适的过孔分配给单个网络或网络类,以便对电路板进行布线。借助 PCB 过孔设计规则,设计人员可以管理设计中使用的不同过孔,而无需为每个新网络手动更改过孔。一旦设置正确,设计规则将自动为正在布线的网络选择正确的过孔,从而减轻设计人员的工作量。

来源:Cadence楷登
System电源电路信号完整性电子ADS焊接材料Cadence电气
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-10-26
最近编辑:10月前
Cadence楷登
签名征集中
获赞 4粉丝 122文章 688课程 0
点赞
收藏
作者推荐

技术博客 I 224G 系统需要多大的 ASIC 封装尺寸?

随着电子设备越来越先进,集成电路封装尺寸也变得越来越小,但这不仅仅是为了提高引脚密度。较高的引脚密度对于具有许多互连的高级系统非常重要,但在更高级的网络器件中,还有一个重要的原因是要为这些系统中运行的互连器件设定带宽限制。224G 系统和 IP 正在从概念过渡到商业产品,这意味着封装设计需要满足这些系统的带宽要求。封装中的“高带宽”并不是一个新概念,而且封装设计人员知道如何构建可在极高频率下工作的互连。例如,在 MMIC 中,接口能以相对较高的功率提供高频率,即使没有高密度封装也能做到这一点。这些封装并不是新兴事物,它们已经在某些实例中使用了几十年。224G 系统和这些系统的未来一代产品所面临的挑战是,需要实现从直流到极高频率的高带宽。这意味着 BGA 封装、封装基板、封装中介层和内部封装布线的设计必须能在最低阶的模式传播机制下运行。 1高速接口的封装布线方式新一代数据中心架构的正常运行离不开正确的封装,这种封装能够支持基本 (TEM) 模式下的超高频模式传播。根据传输线理论,在传输线设计中,假定相关信号以 TEM 模式传播,这在信道的最低带宽要求下依然适用。这些因素尤其会影响信号在封装中的传播行为:封装底部 BGA bump 之间的间距半导体晶粒上 bump 之间的间距封装内部的布线(即跨层布线)再分布层 (RDL) 中内部走线的尺寸对封装中内部布线的每个部分进行分析,可以发现这些因素在何处收敛,以确定封装的带宽限制。要知道,这些因素中的任何一个都会限制封装的总带宽,从而限制从封装到 PCB 或连接器的频率。 考虑到 224G 信道的带宽限制,应使用焊球间距不超过 0.8 mm 的封装尺寸来支持 56 GHz 宽带信道。这与英特尔公司提供的仿真数据以及利用过渡过孔周围的整体空腔面积得出的基本计算结果相吻合。使用封装底部的焊球排列进行简单计算,可以估算出 TEM 模式的频率限制。计算过程如下——首先,利用 4 焊球 x 3 焊球的方形区域、封装基底材料的介电常数和 0.8 mm 的焊球间距限制,得出半波长截止频率:F =(真空中的光速)/[sqrt(Dk) * 0.8mm * 2 * 2]如果基板材料是 ABF,则 Dk = 3.5,近似截止频率为 F = 50 GHz。这与 802.3 工作组的仿真数据和测试数据中的估计值相似,他们将 0.8 mm 间距封装的截止频率设定为 59 GHz。对于封装内部,可以使用类似的计算方法来确定一阶(TE 或 TM)模式——假设我们在差分对与接地平面之间使用上下各约 40 微米的带状线,在封装的过孔栅栏之间使用 120 微米的带状线。这些带状线的 TEM 截止频率大约为:F =(真空中的光速)/[sqrt(Dk) * 0.12mm * 2]由此得出的结果是 667 GHz。封装内部的实际布线要复杂一些,但这一基本估计值说明了封装设计可以支持的高带宽。在这个简单的例子中,即使带状线与接地平面的距离大一个数量级,也能轻松支持 224G PAM-4 信号。2封装如何达到带宽限制接下来的两节中,我们将详细介绍如何达到上述 TEM 模式传播的频率限制。封装传输线中的 TEM 和非 TEM 模式传输线(特别是用于封装布线的带状线)的尺寸非常小,可以实现非常高的 TEM 模式带宽截止频率。下图是这些传输线的典型布线方式;其中包括在过孔栅栏之间布线(通常是差分布线),以设置线路阻抗并在附近线路之间提供屏蔽。 确定封装中使用的带状线带宽截止频率的参数。在用于封装的带状线中,决定单根带状线中 TEM 模式带宽截止频率的因素同样适用于差分带状线。将差分带状线用于速度极高的 224G 通道,是为了使封装不会从封装基板边缘产生强烈辐射。因为 W 的尺寸较小(约 0.1 mm),TEM 带宽限制非常高,所以传统封装在高频率下也能很好地工作。焊球间距造成的 TEM 限制在封装中,焊球间距也会产生类似的带宽限制效应。这是因为高级处理器和 FPGA 高数据速率接口的封装会用接地引脚将信号引脚包围起来。这些引脚在封装底部形成了一个同轴差分对。典型的引脚排列如下图所示,标红的引脚是与 PCB 的接地连接。 典型的封装焊球排列。封装底部的每个信号引脚都是差分对的一部分。信号引脚周围距离最近的接地引脚负责确定 TEM 模式截止频率,因为这些信号焊球周围的区域看起来就像一个矩形封闭空腔,所以对于较小的空腔,其最低谐振模式的截止频率通常更低。这是因为过孔的作用类似于过孔栅栏,它们有两种功能:将信号功率限制在过孔周围,以减少串扰影响连接封装和 PCB 的差分过孔的阻抗一旦信号带宽超过 TEM 截止频率,部分信号将以高阶模式(TE 或 TM 模式)传播,该模式将在不同封装区域的导体周围呈现出一定的波形。首先,在跨层区域,每根铜线周围都可能存在 TEM 模式,这种模式会阻碍信号在 56 GHz 以上的带宽中进行宽带传播。在封装底部的焊球区域,可能会存在一种 TEM 模式,位于进入 PCB 焊盘的成对焊球周围。对于在 224G 下使用差分对的现代 ASIC 而言,这两种情况都不太理想。3如何评估封装带宽上述计算只是一种粗略的计算方法,将带状线或封装 bump 对近似为矩形波导。但由于过孔/焊球间距和中心导体的影响,封装布线实际上并不是以这种方式工作的。确定信号行为和信号导体周围电磁场的唯一方法是使用电磁场求解器。使用场求解器计算出的数据,为 224G 封装的每个部分建立仿真模型。这些仿真工具的基本流程如下:使用电磁场计算结果来确定封装互连 (bump-to-bump) 各部分的 S 参数将 S 参数回归到网络各部分的线性网络中可以修改从 S 参数数据中提取的线性网络,以优化信道模型可将其他因素(如均衡和 PCB 上的传输线)添加到模型中可以通过观察强度模式(通常是二维平面上的彩色强度图)来观察从 TEM 行为到非 TEM 行为的过渡。下图是一个矩形介质波导的简单示例,其中电磁波进入了两种不同的模式(TE 和 TEM)。 总之,在设计互连几何结构时,封装设计人员不仅要考虑低损耗,还要考虑高带宽。目前,限制信道带宽的主要因素是封装上的焊球间距。这意味着按照摩尔定律,如果带宽再增加一倍,封装尺寸就可能达到传统封装制造技术的极限。在考量封装设计时,应该对整个互连过程进行仿真,从封装内的 bump-to-bump 开始。封装是确保器件正常运行的最后一步。如果您的设计团队需要了解封装设计与涉及 PCB 和连接器的互连之间的相互作用,Cadence Allegro X Advanced Package Designer(Allegro X APD)为集成电路封装提供了先进的设计和分析工具,可以设计和仿真 224G PAM-4 系统,用于实现高效的引线键合设计技术、约束感知基板互连设计以及详细的互连提取、建模和信号完整性/供电分析,同时集成了用于热分析的多物理场求解器,助力设计人员有效验证在散热方面要求严苛的芯片和封装设计。来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈