首页/文章/ 详情

技术博客 I 如何优化高频电路板 layout 设计?

10月前浏览291
 

 



本文要点



  • 高频 PCB 和高速 PCB 之间是否有区别?

  • 高频 PCB 设计的主要挑战

  • 高频 PCB layout 优化设计指南


虽然我们通常认为噪声与声音干扰的音量有关,但噪声的频率远远超出了我们的听觉范围—最高约为 20 kHz。事实上,电子设计人员和开发人员认定的噪声大部分只能在示波器或类似设备上看到,而人耳是听不到的。无论是听到还是看到的噪声,我们通常所说的噪声都有一个共同点,那就是噪声具有干扰性。


 

噪声是高频 PCB 设计的克星


对于依赖高保真度的数据和信息才能正常运行的电子系统来说,噪声或电磁干扰 (EMI) 是电子线路板上和电子线路板之间的主要干扰源。对于高速和高频 PCB 设计而言,优化 PCB layout 的许多指导原则都是严格按照一定的要求制定的,即减少或消除板载 EMI 和/或在运行环境中实现最佳电磁兼容性 (EMC)。 


1

     

高频 PCB 与高速 PCB


频率和速度通常是同义词,让我们来明确一下这两个术语的定义:



高速 PCB

速度是一个时域术语,高速 PCB 通常用于描述以较快或较高的数据传输速率或比特率传输、接收和/或处理数字信号的电路板。



高频 PCB

在频域中,描述信号的方式是它们完成一个周期需要多长时间。高频 PCB 通常指传播模拟或射频信号频率较高的电路板。


与模拟信号不同的是,数字信号不一定具有持续重复的周期。然而,模拟信号频率(以 s-1 或 Hz 为单位)和数字信号速度(以比特/秒或字节/秒为单位)都是以时间为单位进行测量的。


在 Allegro X PCB Designer 工具中的高速设计


高频或高速对于电子线路板的意义是相同的。也就是说,“高”意味着电路板上信号变化的速度会使信号完整性受到阻抗和其他电路板参数的严重影响。但是,到底多高才算“高”呢?对于射频信号而言,频率超过约 50 MHz 乃至微波范围时,就会对信号完整性产生影响。而对于数字信号来说,答案却没有这么简单。


PCBA 可根据最快的信号所在的速度域进行分类。可分为以下三个速度域:


速度域


 


如上图所示,如果信号在通过路径长度所需时间的 1/4 时间内转换,则电路板被归类为慢速电路板,频率或速度不会对电路板的性能或信号完整性产生重大影响。对于快速电路板,频率可能会产生一些影响。不过,可以通过缩短路径长度来减轻影响。对于高速和高频 PCB 设计而言,有一些挑战必须要加以应对。


2

     

高频 PCB 设计的挑战


高频 PCBA 的设计与大多数其他电路板的设计类似,都应遵循旨在确保可靠性和可制造性的 IPC 标准。但是,为了确保符合电路板性能标准,高频电路板还需要考虑以下一些问题——


辐射

高频和高速电路板通常包含会辐射 EMI 的器件。这些设备(如无线发射器、转换器和电源)会产生板载 EMI,并影响电路板安装环境的电磁兼容性。

吸收

与辐射 EMI 相反,电路板可能会吸收附近电路板或设备的辐射,从而影响电路板的性能。

信号衰减

限制信号衰减是一个主要的考虑因素,当差分对不匹配、传输线过长、缺乏所需屏蔽或存在其他诱因时,可能会出现信号衰减。

反射

信号完整性低下的另一个原因是缺乏阻抗匹配,这会导致信号被过度反射回信号源,而不是向前传输。

耦合

当两个导体靠得很近时,就会发生耦合。显然,这会对信号传播产生负面影响;因此,间距是 PCB layout 设计中一个非常重要的参数。

寄生电容

寄生电容是电路板上不良耦合的主要来源之一。虽然这种虚拟的无功器件无法完全消除,但可以将其影响降至最低。

谐波失真

谐波失真是信号完整性问题的常见来源。频率偏移是影响发射机/接收机性能的因素之一。

共模噪声

对于带有电源和/或转换电路的电路板,共模噪声可能会造成问题。共模噪声通常是由于终端之间存在杂散电容造成的。

表面漏电起痕

对于高电压和/或高电流 PCBA,表面漏电起痕可能会造成问题,即通过不良绝缘层产生电流路径。漏电起痕可能会造成危险,导致器件烧毁甚至起火。


上述所列的内容并非详尽无遗,但从中我们可以发现,高频 PCB 设计必须小心谨慎。


 


3

     

为高频电路板设计

最佳的 PCB layout


回顾上文所列的注意事项可以得出结论,要创建最佳的高频 PCB layout,就必须在设计过程的几乎所有方面做出正确的决定。其中包括器件放置、间距和间隙、布线、堆叠、接地和材料选择。为此,可以采用以下简单的三个步骤来实现这一目标。


1

采用并遵循良好的高频 PCB 设计指南


重要的是要制定设计计划,该计划应包含经过验证的设计原则,包括解决性能、运行、可制造性和可靠性问题的具体措施,如下所示:


  • 材料选择

    • 确保介电常数在高频运行下保持稳定

    • 使用较薄的铜皮

    • 采用阻焊层,以尽量减少耗散因子

  • 器件摆放

    • 根据信号类型对器件进行分组

    • 隔离天线等辐射源

  • 间距和间隙

    • 差分走线之间保持相等的间距

    • 遵循爬电和间隙标准

  • 这些应用中使用的布线

    • 在不同层上对不同的信号类型进行布线

    • 尽量缩短走线长度

    • 尽量增加不同走线之间的间距

  • 堆叠

    • 如果可能的话,尽量采用对称的堆叠

  • 接地

    • 针对不同类型的信号采用单独的接地

    • 避免将接地层与信号分开

  • 滤波

    • 对于快速开关型电路板,良好的滤波对减少 EMI 至关重要

  • 屏蔽

    • 使用屏蔽保护高辐射器件


在设计时遵循上述指南和其他设计规则,有助于确保电路板实现性能和运行目标。不过,所有设计要求都应在合同制造商的能力范围内,以确保可制造性设计。


2

设置并管理约束条件


制定必要的设计规则和准则时需要设置一个约束管理器,如下所示:


   

Allegro X PCB Designer 工具中的约束管理器


大多数优秀的 PCB 设计软件都提供类似上面的选项,用于设置电气、物理和制造方面的考虑事项。挑战在于将它们整理好,确保最关键的事项得到优先考虑。借助 Cadence Allegro X PCB Designer这样的高级设计平台,只需选择 High-speed Option 即可。


   

Allegro X PCB Designer 工具选项


3

验证设计


高速 PCB 设计的最后一步是验证设计,确保纠正了所有违反设计规则的错误,并且所有选择都在合同制造商的 DFM(可制造性设计)能力范围内。我们还建议利用仿真来测试电路板的电源分配网络、热曲线和信号流,Allegro X PCB Designer 即可提供该功能。


Allegro X PCB Designer 集成在 Allegro X Design Platform 中, Allegro X Design Platform 是一个强大且统一的系统设计解决方案,为协作式的团队工作环境提供支持,满足前沿、现代的电子设计需求。无论是错综复杂、技术要求严格的系统,还是普通的电路要求,该平台都可以轻松应对。它提供了一个集成的生态系统,包括原理图设计、PCB layout 和设计同步分析(In-Design Analysis,IDA),由集中管理的可视化设计数据提供支持,有效避免了不必要的设计冲突和错误。并具有各种广泛的自动化功能、无缝的 ECAD-MCAD 协作、实时仿真和分析、可制造性设计(DFM)检查,以及高级布线、高密和射频(RF)功能,确保设计团队交付合规、高性能、高可靠且可制造的多板系统。       


       

来源:Cadence楷登
System电源电路信号完整性电磁兼容电子ECAD材料Cadence
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-10-26
最近编辑:10月前
Cadence楷登
签名征集中
获赞 4粉丝 122文章 688课程 0
点赞
收藏
作者推荐

Imagination 利用 Cadence 系统设计与验证工具开发节能半导体 IP

Imagination Technologies 成立于 1985 年,现已巩固了其作为半导体知识产权 (IP) 解决方案领先供应商的地位。公司以其创新的 IP 设计而闻名。这些高性能、高能效的 IP 处理器服务于多个技术领域,包括移动设备、汽车、消费电子和人工智能物联网 (AIoT) 设备。Imagination 的目标是助力汽车、消费电子、数据中心等行业解决复杂应用问题。该公司从零开始开发 IP 模块,旨在为客户提供优质产品。作为分块式延迟渲染技术的创造者,Imagination 有能力生产节能处理器。为了达到这一能效水平,他们使用了 Cadence 的 Verisium Manager、Xcelium Logic Simulation、Jasper 等工具。 “Imagination 想要从整体上解决复杂的问题,我们构建的基础设施将帮助我们实现这一目标。如今,Imagination 的目标是助力汽车、消费电子、数据中心等行业,解决复杂的现实问题。Imagination 是分块式延迟渲染技术的创造者,它掌握着几代原创技术和专利,因此有能力生产节能图形处理器。我们积极参与高度复杂的软件开发,确保我们的硬件能够高效且节能地运行,这就是我们的工作。RTL 设计通常聚焦于验证设计意图,我们大规模地使用 Xcelium 验证工具来执行数千秒的仿真,并使用 Verisium Manager 等工具来管理这些数据和上下文,实现设计收敛和签核。在解决这些难题时,需要深入关注问题本身。因此,拥有一款每次都能派上用场的工具非常重要。Cadence 为我们提供了这样的工具。”—— Ozgur Ozkurt ( Senior Director of Hardware Engineering, Imagination )“实际上,我们主要给客户提供授权 IP,我们正在从零开始开发 IP 模块,我们在内部进行设计和验证,尽可能地提高 IP 质量。当前的 Formal 验证工作是由专家团队负责,但这是整体战略的一部分。我们希望将来可以将 Verisium Manager 与各类指标联系起来,从基于功能的验证计划开始,结合使用 Jasper 获取的形式化结果,或使用来自 Xcelium 工具的仿真结果,以及覆盖率反馈。近日,我们还开始使用第三方覆盖扩展技术。这让我们十分振奋。我们利用这种技术提升架构覆盖率,即我们在 C 模型验证中收集的覆盖率,将这一数据反馈给 Verisium Manager,这样,我们就能全面了解所有这些不同方法。我喜欢 Verisium Manager 的一点是,它让我们不再局限于验证或受制于指标。实际上,我们上升了一个抽象层次,开始思考客户最需要什么,客户需要的是功能完备的产品。如果我们从这个需求出发,便可将其分解为具体的功能。这样一来,功能就成为了我们验证的驱动力,而不仅仅是指标。我们使用指标来评估功能验证效果,但它们并非控制因素。Verisium Manager 为我们提供了很大的帮助,而验证规划方法论则帮助我们提升抽象层次,进而提高工作效率。”—— Pim Palmen ( Verification Architect, Imagination )“我想每个人都会告诉你,Verisium Manager 让他们的工作变得轻松了许多。对于我来说,我们能够看到以前被丢弃的所有数据,这些数据都集中在一个数据库中,我们能够基于这些数据构建视图,这一切都被无缝集成在 Verisium Manager 中并映射至项目的验证计划。”—— Kush Raval (Software Engineer, Imagination)来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈