DC/DC芯片输出端，C5这个电容到底是干嘛的？
咱们在使用DC/DC或者LDO芯片时，大伙知道芯片输出OUT引脚和反馈FB引脚之间的这个电容C5有什么用吗？
除了DC/DC芯片，LDO也有这种设计。
01
CFF的作用是什么？
1、让输出噪声更低，尤其是在高频段。
2、让负载瞬态响应更快，电流突然变化时，电压跌落更小。
从电路原理上，它怎么做到的？
咱们先回忆一下LDO怎么稳压的：LDO内部有个误差放大器，它通过监测FB引脚的电压来调节输出。
FB引脚电压是通过输出端的分压电阻R1、R2采样的。
如果没有CFF：
输出端的噪声信号，要经过R1和R2这个电阻分压网络，才能到达FB引脚。这个网络在高频下阻抗很高，信号衰减大。结果就是：高频噪声传到FB引脚时，已经变得很微弱了，误差放大器捕捉不到高频噪声，自然也就没法有效抑制它。 这就像你戴着降噪耳机听歌，但麦克风离噪声源太远，降噪效果自然打折扣。
加上CFF之后：
CFF在高频下等效阻抗很低，相当于给高频噪声提供了一条低阻抗路径，高频噪声几乎不经过电阻分压，直接耦合到FB引脚。误差放大器能捕捉到输出端的高频纹波，然后迅速做出反应去抵消它。
所以，CFF的本质是：把高频噪声抄近道送到反馈环路，让LDO能捕捉到并抑制它。
02
看TI规格书怎么讲
规格书里明确写了：
翻译过来，通俗讲就是：不加CFF，LDO也能稳定工作，但噪声和PSRR只是及格；加上10nF的CFF，才能更好发挥它的性能。
再看典型特性曲线，随着CFF容值增大，输出噪声密度和RMS噪声都明显下降。
所以手册给了个实用结论：
TPS7A88规格书推荐的CFF = 10nF，是经过验证的最佳值。在这个值下，输出噪声从3.8µVRMS在10Hz-100kHz频率下还能进一步压低，PSRR在100kHz-1MHz频段也能稳住40dB以上。
如果你对噪声极其敏感，比如给VCO、PLL供电，千万别省这个10nF电容。
03
注意事项
建议严格按照规格书推荐容值进行设计，不要随意更改。容值太小，高频通道阻抗不够低，噪声抑制效果打折扣。容值太大，启动时间会变长，因为要给电容充电，而且可能导致PG，也就是Power Good信号误判，输出电压还没完全起来，PG就提前拉高了。
这在规格书中，也有明确的提示。
至于电容材质，建议用X7R或C0G的贴片陶瓷电容，别用Y5V，因为它容量随温度、电压变化太大。
TPS7A88是双路独立LDO，每个通道都有自己独立的FB引脚，因此CFF需要每个通道单独添加，不能共用，也不能省掉任何一个。
在规格书中，TI提到这颗芯片内部集成了一套PSRR boost电路，专门在200kHz~1MHz频段加强纹波抑制能力。
而外部CFF的作用，是把输出端的高频噪声分量快速送入FB引脚，让内部环路能及时响应。
两者配合使用时，1MHz附近的PSRR效果会进一步提升，这正是DC-DC开关频率及其谐波最集中的频段。对于DC-DC后端残留的开关噪声，通常落在几百kHz到几MHz，这套组合能有效压制，让LDO的输出更加干净。
今天的内容就分享到这里，如果你觉得有用，欢迎转发！
