首页/文章/ 详情

为什么会存在线性调整率Line Regulation-问题解析

1月前浏览541

在上一篇文章中,我们聊到了Load Regulation和Load Transient的区别,不了解的同学可以翻看《负载调整率Load Regulation/负载瞬态响应Load Transient实测波形解析》,这一篇我们聊一下电源Line Regulation。

   

一道问题


   

   

照例,先抛出一道问题:为什么会存在Line Regulation?

问题比较底层,但容易被忽略。

   

Line Regulation


   

   

Load Regulation和Load Transient体现的是电源在输入不变,负载发生变化时稳态和瞬态的表现。而电源在负载不变,输入发生变化时电源的表现用什么来体现呢,就是Line Regulation。

网上关于Line Regulation的文章很多,二火截取几个具有代表性的片段,具体如下:

①下图截取自TI的技术文档slva079《Understanding the Terms and Definitions of LDO Voltage Regulators》。原始文档放在文末,可自行获取。


②下图截取自ABLIC的S-1206 Series芯片规格书。原始文档放在文末,可自行获取。


③下图截取自网址
https://handwiki.org/wiki/Engineering:Line_regulation

④上图截取自CSDN博主的文章

 https://blog.csdn.net/xiayufeng520/article/details/46293149


上面给出的定义和解释都对,其中①和②比较官方,③给出的解释较为全面,④的解释比较通俗易懂。而我更关注的是:
①实际波形是怎样的?
②为什么会存在Line Regulation?
我想这是偏实践性硬件工程师应该要搞清楚的问题。

   

Line Regulation波形解析


   

   

在TI的技术文章slva079中有给出Line Transient 和 Line Regulation的波形示意图。注意这不是Load Transient和Load Regulation。


从上图可以看出Vin是发生阶跃跳变,Vout输出存在明显的变化并伴随有振铃。仔细观察发现:
(1)示意图中Vout的△VLR1对应上面④解释中的Line Regulation(-);
(2)示意图中Vout的△VLR2对应上面④解释中的Line Regulation(+);
(3)把△VLR1+△VLR2加起来对应④解释中的Line Regulation;

这只是示意图,实测波形应该是怎样的呢?二火想自己搭建环境实测下,毕竟斥巨资购买的可编程电源,得用起来才能体现价值。


如上图,环境搭建挺简单,就是用可编程电源供电给Demo板的Vin,把电子负载接到Demo板的Vout。电源Vin从6V跳变至12V,跳变时间1ms,保持时间20ms,电子负载设置为5A,Vout设置是5V。


上图即为实际抓取到的波形。起初CH4设置为1V/div时,CH1的Vin在跳变时CH4根本看不出来变化。为了让波形跳变更为明显,CH4设置100mV/div,这样才能看出点变化。


我们对上图做一下标记,黄色部分即为Line Transient,红色部分即为Line Regulation。再次说明,Line Transient是一个瞬态表现,Line Regulation是一个稳态表现。


从红色部分Vout的电压波形,其实没有像示意图上幅值变化那么明显。直接在波形上,我们比较难精准地读出6V时Vout电压多少,12V时Vout电压多少。如果要计算Line Regulation的数据,此时就需要用到6位半的高精度万用表,同时把稳态的时间拉长,便于测试。

   

为什么会存在Line Regulation?


   

   

看完Line Regulation的波形,我们再考虑下为什么会存在Line Regulation?

在实际的电路工作过程中,不管是DC-DV还是LDO,输入电压Vin不可能是一层不变的,变化才是常态。而Vin输入变化,Vout输出是一定会变化吗?

答案是必然的。

因为闭环环路带宽有限。所有稳压电源(LDO、Buck/Boost、反激)依靠反馈环路采样输出、对比基准、调节占空比/导通电阻来稳压。输入电压突然变化,反馈环需要花费时间检测误差、再去调整驱动;在这短暂反应时间之内,扰动已经传导到输出;环路不可能拥有无穷大带宽,所以输入扰动一定会漏到输出。

再者,开关电源前馈通路、功率器件本身就存在传输通路。以 Buck 为例:Buck 开关管直接把 Vin 斩波,电感只是滤波。即使反馈不动,当 Vin 上升,开关节点 SW 的电压幅值同步抬高,扰动经由电感‑电容通路传递到输出端。


   

Line Regulation的曲线解读与计算


   

   

来源:硬件微讲堂
电源电路电子芯片
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2026-08-20
最近编辑:1月前
硬件微讲堂
硕士 签名征集中
获赞 33粉丝 51文章 147课程 0
点赞
收藏
作者推荐

Buck电源的Dropout Mode,你晓得不?

前段时间二火自己倒腾了一块电源评估板,就是用来测试电源环路稳定性/伯德图的那个电源板,部分同学已经拿到了。在家闲来无事,测一下电源评估板的启动波形,得到如下波形:CH1黄色是SW,CH2紫色是Vin,CH3绿色是Vout。可以明显看出 ①Vin(紫色)上电爬坡偏缓; ②Vout(绿色)中间有一段时间(4.8ms)是紧紧跟随Vin上升,Vout和Vin电压相差极小,如光标所标记的区间。 今天我们就聊聊中间这一小段有什么特别的。 一道问题 照例,先抛出来一道问题:上图中展示的Vout紧跟Vin爬升的那一段,Buck电源芯片处于什么工作模式? 外行看门道,内行看热闹。 如果不仔细去研究,这个电源启动波形可能看过了也就只是看过了,不会留下什么。但是从“看山是山”到“看山不是山”进阶,我们需要做有心人,需要自己去挖掘。 一说到Buck芯片的工作模式,同学的第一反应可能是CCM、BCM、DCM,再进一步是PFM、PSM、Burst Mode等。都不是! 开山门,进山! 要识别波形中的奥秘,不妨我们一层层将波形展开,看看究竟是怎样的。通过上图,先了解爬升阶段整体的趋势。如上,局部放大,可以看出在Vout爬升的初期:①SW占空比很小且存在振铃;②SW频率不是固定值,开关频率在逐渐增大;再进一步放大,尝试测量某一时刻下SW的开关频率,fsw约为641kHz。注意,这只是某一时刻下的开关频率,不是定制。再将波形放大的窗口移动到今天我们要重点看的那一段,发现:①SW的占空比极高,上管关断时间极短,波形只剩下一条竖线,甚至显示不出来;②SW的开关频率降到了132kHz左右。通过左右移动窗口,发现这一段时间的频率都是这个频率。注意,前面SW的开关频率是在逐渐增大,而在这一段时间保持不变,而且数值比之前还小。 翻铁卷,解惑! 上面的波形分析,暂到这里,我们已经发现了SW波形开关频率和占空比的异常,需要在芯片规格书中寻找答案。电源评估板上使用的是TI的LMR33630芯片,在Datasheet中找到了相关的描述,如下图红线标记部分。当输入电压和输出电压非常接近时,上管的关断时间也接近最小关断时间。超过这个点后,开关操作会变得不稳定,输出电压也会不稳。为避免这一问题,芯片会自动降低开关频率以增加有效占空比并保持稳定。在这种情况下,开关频率会降低到140kHz左右。输入电压和输出电压怎么才算非常接近呢?规格书又给出了一个典型的界定值,Vin和Vout的差值在150mV左右,如下红框标注。我们再翻上面的波形,Vin和Vout基本重合,粗略估算差值应该不超过50mV,必然触发了Dropout mode。而我们实测到的开关频率132kHz也与规格书提到的140kHz基本一致,也证明了这个分析。 搞实验,验证! 为了进一步验证上面的分析,我们在现有条件下尝试搭建一个实验:将Vin设定3.6V,而Vout设定5V,观察电源启动波形。和前面的操作类似,先了解爬升阶段整体的趋势。可以看出电源芯片在使能后,Vin和Vout很快就进入了跟随的状态。上面两幅图,和之前展示的波形类似,起初SW有振铃,开关频率在增大。随机取点,某时刻SW的开关频率约为333kHz。 通过上图可以看出,SW的左侧间距小,右侧间距变大,频率降为130kHz。如上图,将观察窗口持续向右移动,SW的开关频率依旧约为132kHz左右。如上图,我们对光标稍作处理,光标1的数据源设置为Vin,光标2的数据源设置为Vout,时间设置在同一个点为上(即△X=0s),可以看出Y1=3.53V,Y2=3.50V,△Y=30mV,符合前面规格书提到的Vdropout典型值150mV的说法。另外,在上图中,还可以看出SW的占空比已经达到99.129%,fsw=130kHz。粗略计算,上管的关断时间约为67ns。这个关断时间已经挺进了规格书tOFF-MIN时间(Nom:50ns,Max:85ns)规格。来源:硬件微讲堂

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈