AI加持下，工程师应该怎么办？

AI加持下，工程师应该怎么办？

我给了AI一组数据，让AI给我设计一套方案

发射指标要求 

1 载波频率容差 ppm ≤10 

2 载波功率 15W 

3 数传频偏 kHz ≤5 

4 发射工作电流 A ≤2.8A 

5 杂散射频分量 μW ≤5 

6 邻道功率 dB ≤55 

7 发射机启动时间 ms ≤5 

接收机指标要求 

1 数传灵敏度 dBm ≤-110 

2 场强测量准确度 dB ≤2 

3 常规工作误码率 ― ≤1×10-5 

4 可用频带宽度 kHz 不小于两倍载波频率容差 

5 邻道选择性 dB ≥55 

6 杂散响应抑制 dB ≥55

下面是AI给我出的方案，AI擅长给出局部最优但全局失衡的方案。我们来看一下这套方案：

基于您提供的技术指标，这是一个15W级中功率战术数据链/专网通信电台的典型规格。我为您设计一套完整的射频与基带系统方案：

一、系统架构设计

1.1 体制选择

双工方式：半双工 TDD（发射电流2.8A限制下，FDD双工器损耗过大）

调制方式：π/4-DQPSK 或 GMSK（兼顾频谱效率与邻道抑制）

多址方式：TDMA或点对点透明传输

频段建议：UHF波段（300-512 MHz）或 L波段（1.4 GHz），兼顾绕射与天线尺寸

1.2 系统框图

发射链路：基带→DAC→IQ调制→上变频→前置驱动→功率放大器(15W)→LPF→天线开关→天线

接收链路：天线→天线开关→LNA→镜频抑制混频→中频滤波→AGC放大→ADC→数字解调

频率源：   低噪声TCXO(≤10ppm)→PLL→低杂散VCO

二、发射机详细设计

2.1 功率放大器链设计

关键计算：

输出15W (41.76 dBm)，电流限制2.8A@7.4V（2S锂电）或12V

所需PA效率：Pout/(V×I) = 15/(7.4×2.8) ≈ 72%（需Doherty或E类功放）

推荐方案：

表格

效率优化：

采用Doherty架构或包络跟踪(ET)技术，确保饱和效率>65%

必须采用数字预失真(DPD)或模拟预失真，满足邻道功率≤-55 dBc @15W

AI算出需要72%的PA效率，但推荐Doherty架构。上下文分析的明显就有问题

2.2 频率源设计（满足≤10 ppm容差）

参考源：TCXO 0.5 ppm（如Connor-Winfield TB524）+ 温度补偿

PLL芯片：ADI ADF41513 或 TI LMX2582

相位噪声：<-80 dBc/Hz @1kHz（确保数传频偏≤5 kHz）

锁定时间：<1 ms（满足启动时间≤5ms余量）

锁相环只是选了，并不是优选

2.3 杂散控制

谐波滤波器：7阶Chebyshev低通，谐波抑制>60 dB实际工程并不能实现

电源滤波：π型滤波 + 铁氧体磁珠，确保杂散≤5 μW (-53 dBm)算错很难发现

三、接收机详细设计

3.1 灵敏度分配计算

目标：≤-110 dBm @ BER 10⁻⁵

链路预算：

噪声系数(NF)需求：NF ≤ 灵敏度 - (-174+10logB+SNRreq)

假设带宽B=25kHz，所需Eb/N0=12dB，处理增益10dB

系统NF需≤6 dB

接收链设计：

3.2 选择性实现

预选滤波器：SAW或LTCC带通，抑制镜像≥60 dB

没有和发射的滤波器一起设计

中频滤波：晶体滤波器或高Q陶瓷，BW=±12.5 kHz

邻道抑制：数字滤波器（FIR，滚降因子0.35）+ 模拟滤波联合实现≥55 dB

3.3 场强测量

RSSI精度：采用对数检波器（如AD8309），温度补偿算法校准至±1 dB精度

实现方式：数字域计算接收信号强度指示(RSSI)，通过校准表修正

为什么要搞这么准的测试，有什么必要性？

四、基带与调制解调方案

4.1 调制参数设计

推荐 π/4-DQPSK：

符号率：19.2 ksps（兼容25 kHz信道间隔）

频谱效率：1.6 bps/Hz

包络恒定，适合非线性PA，提升效率

4.2 误码率保障

信道编码：RS(255,223) + 卷积码(约束长度7, 1/2码率) 级联

交织深度：32×32块交织，抗突发错误

均衡：MLSE均衡器，对抗多径

4.3 快速启动协议

为实现≤5ms启动时间：

帧结构：前导码0.5ms + 同步字0.3ms + 数据

AGC锁定：模拟AGC前置，<0.2ms建立

PLL预锁定：待机时保持VCO预充电，Tx/Rx切换时仅微调

五、关键器件选型清单

典型的选型超出预期很多，前后分析对不上，大炮打蚊子

六、电源管理与热设计

6.1 电源架构

电池(7.4V 2S) → 

├──  Buck → 5.0V (数字电路，效率95%)

├──  Buck → 3.3V (射频小信号，LDO后级)

└──  直接供电 → PA级（减少开关噪声）

PA供电：需大容量储能电容（2200μF低ESR）应对2.8A电流脉冲

电池选择：2S LiPo，至少35C放电倍率

6.2 热设计

15W连续发射时PA耗散约8W：

散热器：铝基板+鳍片，热阻<3°C/W

监控：PA温度检测，>85°C自动降功率

七、指标验证测试方案

频偏测试：频谱仪+时间门控，测量突发信号中心频率偏移

邻道功率：使用陷波器抑制载波，测量邻道积分功率

灵敏度：标准信号源输入，BER测试仪统计10⁶比特误码

启动时间：示波器触发测量PTT置位到射频包络建立90%时间

八、风险与优化建议

电流限制挑战：2.8A驱动15W需高效率PA，建议准备BLDC升压模块(7.4V→12V)作为备选

杂散风险：数模混合布线需严格分区，数字时钟远离RF前端

温度漂移：-40°C环境下TCXO可能超差，建议选用OCXO或软件温度补偿算法

可以看到上文，AI输出了一套完整的设计方案。乍一看好像没什么问题。但是明显就存在局部最优但全局失衡的问题。

在AI的加持下，可以快速帮助工程师生成方案，射频工程师的核心价值不再是生成方案，而是证伪与收敛。AI给出的方案往往是一本"电子元器件选型手册"与"理想公式"的缝合体，它只负责给你推荐，它是工程师的助手，而工程师要起到领导、决策、证伪的作用，工程师需要根据AI生成的拍板丢掉哪些、留下什么，将其转化为可制造、可测试、可交付的工程实体。

AI是无限耐力的初级工程师，你是总工程师。 你的价值不在于画原理图的速度，而在于：

在不确定性中决策（在性能、成本、可靠性之间找到帕累托最优）

为失败负责（当设备在战场上因启动时间超5ms而暴露目标时，担责的是人，不是AI）

定义问题本身

所以结论出来了，AI成了工程师的助手，很多计算、逻辑推导的工作可以交给AI设计，工程师是那个决策人，那么决策人需要知道AI设计的是不是我们想要的，工程师要站的比AI更高一层，工程师才是那个系统工程师。