首页/文章/ 详情

什么是接地反弹?PCB设计如何减少接地反弹?这5个妙招要知道~

9月前浏览140

一

什么是接地反弹


地弹是一种噪声,当 PCB 接地和芯片封装接地处于不同电压时,晶体管开关器件会出现这种噪声。

为了更好地理解接地反弹,可以看下面的推挽电路,该电路可以提供逻辑低或者逻辑高输出。

图片
推挽电路

该电路由 2 个 MOS 管组成:上方的 P 沟道 MOS管的源极连接到 Vss,漏极连接到输出引脚。下部 N 沟道 MOS 的漏极连接到输出引脚,源极接地。

这 2 种 MOS管类型对 MOS 管栅极电压具有相反的响应。MOS管的栅极处的输入逻辑低信号将导致P沟道MOS管将Vss连接到输出,并导致N沟道MOS管将输出与GND断开。

MOS管栅极处的输入逻辑高信号将导致P沟道MOS管将其Vss与输出断开,并导致N沟道MOS管将输出连接到GND。

将 IC 芯片上的焊盘连接到 IC 封装的引脚上是微小的键合线,这些必需品具有少量电感,由上面的简化电路建模。电路中当然也存在一定量的电阻和电容,这些电阻和电容没有建模,也不一定需要理解。

图片
推挽电路

全桥开关的等效电路中显示了3个电感,电感符号代表封装电感(IC封装设计固有的电感),电路输出连接到一些元件。

想象一下输入在很长一段时间后保持在逻辑电平后遇到这个电路。这种状态会导致上部晶体管通过上部MOS管将电路的输出连接到Vss。经过适当长的时间后,LO和LA将存在稳定的磁场,并且ΔVO、ΔVA和ΔVB的电势差为0伏,迹线中将存储少量电荷。

一旦输入逻辑切换到低电平,上部 MOS管 就会断开 Vss 与输出的连接,下部栅极将触发下部 MOS管将电路的输出连接到 GND。

此时输入逻辑发生变化,结果在整个系统中移动。


二

接地反弹的原因


输出和接地之间的电位差异电流从输出通过下部MOS向下移动到接地。电感利用存储磁场中的能量在 ΔVO和 ΔVB之间建立电势差,试图抵抗磁场的变化。

即使是电气连接,输出和接地之间的电位差也不会立即处于0V。记住,输出之间处于Vss,而MOS管 B 的源极之间处于0V电位。当输出线放电时,先前的电位差将导致电流流动。

图片

在电流开始从输出流向接地的同时,封装的电感特性在 ΔVB和 ΔVO之间产生电势差,以尝试维持先前建立的磁场。

电感 LB和 LO 改变 MOS管 源极和漏极电势。这是一个问题,因为 MOS管 栅极电压以芯片封装上的地为参考。当电路在栅极触发阈值附近振荡时,输入电压可能不再足以保持栅极打开或导致其多次打开。

当电路再次切换时,一组类似的情况将导致在 ΔVA 上建立电势,从而将 MOSFET A 的源极电压降低到触发阈值以下。


三

为什么接地反弹不好?

当输入改变状态时,输出和MOS管不再处于定义的状态,介于两者之间。结果可能是错误或双重切换。此外,IC芯片上共享相同 GND 和Vss连接的任何其它部门都将受到开关时间的影响。

但接地反弹的影响不仅限于IC芯片。正如ΔVB 迫使 MOS管 源极电势高于 0V 一样,它也迫使电路 GND 电势低于 0V。你看到的很多描述接地反弹的图像都显示了外部影响。

如果同时切换多个门,则效果会更加复杂,并可能完全破环电路。你可以在下面的示例中看到反弹。下图显示了连接并激活了显著GND和Vss反弹。

这里,开关期间在3.3V线路上产生约1V的噪声,该噪声在最终落入背景线路噪声之间继续在信号线路中明显谐振。

图片

噪声不仅限于正在开关的门。开关门连接到IC电源引脚,而PCB通常共享公共电源和接地轨。意味着噪声可以通过芯片上的 Vss 和接地的直接电气连接到 PCB上走线的耦合轻松传递到电路中的其它位置。

图片

在上图中,通道2(青色)显示无阻尼信号线中的接地和Vss反弹,该问题非常严重,以至于会传送到通道1上的另一条信号线(黄色线)

四

减少接地反弹的方法


01

使用去耦电容1来定位接地反弹

减少地弹的首选解决方案是在每个电源轨和地之间安装SMD去耦电容,并尽可能靠近IC。远处的去耦电容具有很长的走线,会增加电感,因此安装在远离IC的地方对自己没有任何好处。当IC芯片上的晶体管切换状态时,会改变芯片上晶体管和本地电源轨的电位。

去耦电容为IC提供临时、低阻抗、稳定的电位并限制反弹效应,防止其扩散到电路的其余部分。通过电容靠近IC,可以最大限度地减少PCB走线中的电感环路面积并减少干扰。

混合信号IC通常具有独立的模拟和数字电源引脚,你可以在每个电源输入引脚上安装去耦电容。电容应该位于IC和连接到PCB上相关电源层的多个过孔之间。

图片
去耦电容应通过过孔连接到电源层

多个过孔是首选,但是由于PCB尺寸要求,通常是不可能的。可以的话,使用铜浇注或者泪滴来连接过孔,如果钻头稍微偏离中心,额外的铜有助于将过孔连接到走线。

图片
IC (U1) 和四个电容(C1、C2、C3、C4)的铜焊盘

C1 和C2 是用于高频干扰的去耦电容。根据数据表建议将 C3 和 C4 添加到电路中。由于其它平面的限制,过孔放置并不理想。

有时候,在物理上不可能将去耦电容放置在靠近IC的位置。但是,如果将其放置在远离IC的地方,则会产生电感环路,从而导致接地反弹问题更严重。

如果这样的话,可以将去耦电容放置在IC下方PCB的另一侧。实在不行,你可以使用相邻层上的铜在板内制造自己的电容,这样的电容被叫做嵌入式平面电容。由于PCB中由非常小的介电层隔开的平行铜浇注组成。这种类型电容的额外好处之一是唯一的成本是时间。

02

使用电阻限制电流


使用串联限流电流电阻来防止过量电流流入和流出IC。这不仅有助于降低功耗并防止设备过热,而且还能限制从输出线通过MOS管流向Vss和GND的电流,从而减少接地反弹。

03

使用布线来降低电感


如果可以的话,将返回路径保留在相邻走线和相邻层上,由于存在厚芯材料,电路板上第1层和第3层之间的距离通常是第1层和第2层之间距离的几倍。信号和返回路径之间任何不必要的分离都会增加该信号线的电感以及随后的地弹效应。

你可以看下图的PCB布局。

图片
模拟和数字接地分别以白色和黄色突出显示

该板具有单独的模拟和数字接地返回引脚,PCB的布局抵消了将他们分开的影响,IC的数字接地引脚与接头排上的接地引脚之间没有清晰且直接的路径。

信号将通过IC的迂回路径到达接头引脚,并通过接地引脚返回迂回路径。

04

通过编程和设计考虑减少接地弹跳


随着开关数量的增加,地弹干扰也会增加,如果可以的话,用短延迟偏移开关门。

例如:你的设计可能以不同的时间间隔(1 秒、2 秒、3 秒等)闪烁各种LED,以指示设计的状态。当所有3个LED同时切换时,地弹效应对电路的影响最大。

在这个例子中,你可以通过稍微偏移LED来减轻地弹的影响,使它们不完全同步。在LED之间引入1毫秒的便宜对于用户来说时感觉不到的,但会将地面反弹效应降低约3倍。

05

其它PCB布局设计原则


  • 在设计允许的情况下,尽可能使用焊盘内通孔
  • 减少信号返回路径距离。距离的缩短将减少寄生电容。为了实现这一点,最好将组件放置在其接地点的正上方
  • 勿使用插座或绕线板
  • 勿共用接地过孔或走线进行接地连接。建议使用单独的过孔和走线连接到接地层


图片


  • 勿将电容直接连接到输出
  • 实施低压差分信号(LVDS) 作为 I/O 标准,该标准提供高带宽和高抗噪性
  • 选择短引线封装以减少串联电感,还建议使用BGA
  • 使用坚固的接地层来减少 IR 损耗和电感,避免地面分割平面
  • 如果设计允许,请尝试使用较低的开关元件

来源:电磁兼容之家
电源电路芯片材料电气
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2026-01-07
最近编辑:9月前
电磁兼容之家
了解更多电磁兼容相关知识和资讯...
获赞 56粉丝 230文章 2661课程 0
点赞
收藏
作者推荐

EMC常见问题整改流程及经验总结!

EMC(电磁兼容性)问题整改是产品开发中关键的一环,涉及辐射发射(RE)、传导发射(CE)、抗扰度(ESD、EFT、Surge等)等方面。以下是系统化的整改流程及经验总结,帮助高效解决问题。一、EMC问题整改流程1. 问题定位与分析明确测试失败项:辐射超标(RE)?传导超标(CE)?抗扰度失效(如ESD重启)?记录超标频点(如30MHz、100MHz等)和幅度(dBμV/m)。复现问题:在实验室或预测试环境中复现故障,确保问题可稳定重现。初步排查:检查接地、屏蔽、滤波等基础设计是否合理。使用近场探头(Near-Field Probe)定位干扰源(如时钟线、电源芯片、高速接口等)。2. 干扰源识别频谱分析:用频谱仪分析超标频点,判断干扰来源(如开关电源的开关频率、CPU时钟谐波等)。关键信号排查:检查高频信号(如CLK、DDR、USB、HDMI等)的布线、端接和屏蔽情况。电源噪声分析:检查DC-DC电源、LDO的纹波和噪声,确认是否耦合到信号线。3. 整改措施实施(1)辐射发射(RE)整改优化PCB布局:高频信号远离板边,缩短走线长度,避免形成天线效应。关键信号(如时钟线)加包地处理,减少辐射环路。增强屏蔽:增加金属屏蔽罩(Can Shield)覆盖敏感电路或干扰源。检查机箱缝隙,确保良好搭接(使用导电泡棉、簧片等)。滤波措施:在信号线上加磁珠(Ferrite Bead)、共模扼流圈(CMC)或π型滤波电路。电源入口加滤波电路(如LC滤波、TVS管)。(2)传导发射(CE)整改电源滤波优化:在AC/DC输入端增加X电容、Y电容和共模电感。检查接地是否良好,避免地环路引入噪声。线缆处理:使用屏蔽线缆,并确保屏蔽层360°端接。在接口处加滤波磁环(Ferrite Core)。(3)抗扰度(Immunity)整改ESD问题:增加TVS管、ESD防护芯片(如USB/HDMI接口)。优化接地设计,确保ESD电流有低阻抗泄放路径。EFT/Burst问题:电源线加共模滤波,信号线加TVS或RC滤波。Surge问题:使用气体放电管(GDT)、压敏电阻(MOV)进行防护。4. 验证与回归测试局部验证:在整改后,先进行预测试(如近场扫描)确认措施有效。正式测试:返回EMC实验室进行标准测试,确保全面达标(如CISPR 32、IEC 61000-4系列)。文档记录:记录整改措施、测试数据,形成EMC设计规范,避免后续产品重复问题。二、EMC整改经验总结1. 高频信号是主要干扰源时钟信号(如CPU、DDR、USB时钟)是辐射超标的常见原因,需重点优化布线、端接和屏蔽。高速差分信号(如HDMI、USB3.0)需严格阻抗控制,避免共模噪声辐射。2. 电源完整性影响EMC性能开关电源(如Buck、Boost)的开关噪声易耦合到信号线,需加强滤波(如π型滤波)。地平面分割不合理会导致共模噪声,建议采用单点接地或混合接地策略。3. 屏蔽与接地是关键机箱、线缆、连接器的屏蔽必须完整,避免“缝隙泄漏”。接地阻抗要低,避免形成“天线”效应(如浮地设计需谨慎)。4. 滤波要“对症下药”低频噪声(如50Hz工频干扰)用大电感滤波。高频噪声(如100MHz以上)用小电容或磁珠滤波。5. 测试与调试技巧近场探头:快速定位干扰源(如某颗IC或某条走线)。频谱分析仪+天线:确认整改后辐射是否降低。临时措施验证:如用铜箔胶带临时屏蔽,确认是否有效再优化结构设计。三、经典案例参考案例1:HDMI接口辐射超标问题:HDMI线在1GHz附近辐射超标。原因:差分对阻抗不匹配,屏蔽层接地不良。整改:优化PCB差分对阻抗(100Ω)。使用双层屏蔽HDMI线,并确保360°端接。在TMDS信号线上加共模扼流圈(CMC)。案例2:电源传导噪声超标问题:AC/DC电源在150kHz~1MHz传导超标。原因:输入滤波不足,共模噪声耦合。整改:增加X电容、共模电感。优化PCB布局,缩短高频回路。四、总结EMC整改需要系统性思维:定位干扰源 → 优化设计 → 滤波/屏蔽 → 验证测试。高频信号、电源噪声、接地不良是三大常见问题。近场探头+频谱仪是高效调试工具。记录整改经验,形成规范,避免重复踩坑。来源:电磁兼容之家

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈