本文概要:基于同轴通孔的高性能互连旨在优化PCIe 6.0性能并支持未来的PCIe 7.0平台。同轴过孔的外壁连接到接地层,提供出色的返回路径和屏蔽,以减少阻抗不连续性、串扰和噪声。该设计不仅提升了信号完整性(SI)性能,而且还实现了具有更好的电源完整性(PI)的高效电源传输网络。
01
—
近年来,随着PCI Express(PCIe)标准的飞速发展,PCIe5.0已成为主流系统(如客户端、服务器和数据中心)中CPU与外围设备之间的行业标准高速I/O接口。随着基础规范的最新发布,运行速度达64 GT/s的PCIe6.0已进入设计和部署阶段。未来的PCIe7.0标准也即将推出,其速度将进一步提升至128 GT/s。
与随硅制造工艺改进而良好发展的硅级I/O速度演进不同,包括封装、插槽、印刷电路板和连接器在内的平台互连带宽无法像硅那样实现良好的扩展,因为从以往几代设计到当前设计,其物理尺寸变化不大。为满足如此高的数据传输速率要求,电信号必须具备高效的带宽利用率,以便在一个符号中能打包更多比特,同时波特率仍能合理适配当今平台的带宽。
在PCIe1.0至5.0代中一直使用的传统非归零(NRZ)信号方法已无法满足这些要求。相反,四电平脉冲幅度调制(PAM4)已展现出更大的性能潜力,并被选为PCIe6及后续版本的信道信号方案。然而,基于PAM4的平台设计面临的一个关键挑战是,串扰和噪声对缩小的眼图裕量(尤其是电压裕量)影响更大。
为了克服这些困难,开发了一种同轴通孔,并在经过验证的平台上实现,以提高信号完整性(SI)和电源完整性(PI)性能。仿真数据表明,所提出的新设计不仅可以减少串扰,提高PCIe 6.0的性能,而且还展示了支持未来PCIe 7.0的有希望的结果。
02
—
从PCIe Gen 1一直到Gen 5,NRZ已经成为PCIe电信号传输方法。这是因为NRZ在硅上实现起来很简单,它可以将单个位(逻辑1或0)转换为电压电平高或低,就像一个开/关在这两种状态之间切换一样,其眼图如图所示。

NRZ缺点是它在频率带宽使用方面效率不高。例如,典型的PCIe 5.0平台通道插入损耗测量(图下图所示)需要在奈奎斯特频率16 GHz下满足36 dB或更高的损耗目标。将数据速率从在同一平台上实现32 GT/s到64 GT/s的速率变得非常困难,因为通过20 GHz时的损耗更陡。

为了实现PCIe 6.0,已经开发了多级信令方法PAM 4来满足该约束。与NRZ不同,PAM 4可以将两个比特编码为一个符号,转换为4个电压电平,例如线性编码的00、01、10和11,格雷编码的00、01、11和10,如图所示。因此,当以64 GT/s的比特率操作时,符号率和所需带宽仍然保持与PCIe 5.0相同。

03
—
与常规PCB过孔相比,同轴过孔具有一个额外的外部电镀金属壁,类似于同轴电缆。同轴过孔的外壁连接到接地层,接地层提供良好的返回路径和屏蔽,从而减少串扰、噪声和阻抗不连续性。这基本上消除了添加额外接地过孔栅栏的需要,并且空间效率更高,对干扰更不敏感。


04
—
PAM 4具有NRZ的眼垂直开口的三分之一。为了最大化该降低的电压裕度,必须最小化串扰。所开发的同轴过孔可提供信号之间的上级串扰隔离,并用于优化板引脚领域的PCIe 6.0信号路由。
引脚区域中Tx和Rx对之间的近距离将引入较强的串扰,从而进一步降低PAM 4眼裕量,尤其是电压裕量。为了解决这个问题,同轴过孔被用来保护Rx对。

仿真数据表明,新的设计可以在宽带频率范围内提供更好的近端串扰(NEXT)串扰隔离,

PCIe 6.0串扰性能时域近端串扰噪声仿真:

PCIe 6.0串扰性能时域远端串扰噪声仿真:

同样的如果用在PCIe7.0中远端串扰噪声:

05
—
PCIe 6.0供电网络如图所示,其中多相电压调节器模块(VRM)位于顶层。VRM通过内部电源层、插座和封装向硅提供高电流电源。为了避免电源轨和高速信号之间的耦合,参考设计核心电源采用非常窄的铜皮。
电源过孔替换前后改善:


电源分析表明,降低了功耗,电流和电压分布更加均匀。
为了评估基于同轴的高速I/O与电源层之间的耦合,开发了一个模型:
信号孔用同轴过孔,电源平面连接到电源孔,在电源孔上建立端口。

下图显示了在电力输送网络频率带宽内(200MHz)从信号耦合到电源层的近端和远端。验证了噪声水平非常小并且完全符合电源轨设计规范。此外,信号还具有非常好的隔离电源层噪声干扰的能力。

Summary:
新的基于同轴通孔,用于优化PCIe 6.0性能并支持未来的PCIe 7.0平台。仿真数据表明,该设计不仅具有串扰隔离性能,而且具有较低的功耗和较好的电源完整性。
-------End-------
本文内容仅代表作者观点,不代表平台观点。
如有任何异议,欢迎联系我们。
如有侵权,请联系删除。