首页/文章/ 详情

接收机各模块功能解析

1年前浏览404

前沿

一个接收机的组成包括放大器、混频器、滤波器、检波器、衰减器等器件,那么这些器件在电路中的作用是什么呢?

接收机框图

下图是一个超外差频谱分析仪的简化框图。“外差”是指混频,即对频率进行转换,而“超”则是指超音频频率或高于音频的频率范围。从图中我们看到,输入信号先经过一个衰减器,再经低通滤波器到达混频器,然后与来自本振(LO)的信号相混频。由于混频器是非线性器件,其输出除了包含两个原始信号之外,还包含它们的谐波以及原始信号与其谐波的和信号与差信号。若一个混频信号落在中频(IF)滤波器的通带内,它都会被进一步处理。基本的处理过程有包络检波、低通滤波器进行滤波以及显示。

一、射频输入衰减器

频谱仪第一个器件是射频输入衰减器,它的主要作用是防过载,过载的情况为,信号过大导致后级电路失真。从频谱仪上看到就是输入信号超出频谱显示上限,调节的按键就是“amplitude”。

二、预选器和中频滤波器

预选器即可调谐滤波器,一个宽带接收机要求输入范围宽,那么可能会导致过多的杂散进入接收机,实际设计可根据输入的频率进行有选择的接收信号。实现的方式就是可调谐滤波器。

作用是阻止高频信号到达混频器。从而可以防止带外信号与本振相混频,在中频上产生多余的频率响应。

射频端的滤波仅是初步滤波,最终的信号处理或者显示在于中频的滤波。我们在前面的文章中讲过,混频器是杂散之源。中频滤波器之外的被抑制,不显示或者显示小。中频滤波器内的信号将被当做信号被处理。

以频谱仪为例,频谱仪的作用是显示输入信号的状态,但是不能引入频谱仪本身的状态(本振)所以频谱仪的本振是随着中频的选择在变化。SPAN是射频的输入频率范围,中频的带宽就是RBW。本振的频率随着SPAN的变化而变化。

这里预选器结合中频滤波器实现了接收机的中频抑制、镜像抑制、本振抑制、互调抑制等抗干扰指标。

三、数控衰减器和对数放大器

这一对器件是联动器件,对于普通接收机而言需要保证射频端的信号不失真同时要能被ADC采集。需要根据输入信号的强度大小实时调节两个器件,以保证信号大小的合理性。

对于频谱仪而言,频谱仪需要的是显示信号的强度、状态。射频端的衰减器变化了多少,中频的放大器需要相应的跟着变。

四、检波器

检波器是射频电路中常用的器件,主要作用是显示调制信号的状态。在接收机中可用于解调、显示信号强度、结合数控衰减器和可变增益放大器实现AGC的功能。

对于频谱仪而言,主要是要显示信号的状态,那么包络检波器就可以恢复信号的形状、大小。结合中频滤波器使用,即可分析信号的杂散。

五、相位噪声

相位噪声是一个接收机的核心,相位噪声的高低决定了接收机的噪底范围。噪相位声分为随机噪声和确定性噪声,反映在频率特性上就是随机杂散与确定性杂散。这些杂散如同潜藏在系统中的 “暗礁”,会恶化相位噪声,干扰邻道信号,降低信噪比(SNR),严重影响整个系统的通信质量。

接收机是器件按特定目标集成的系统,设计需综合考虑:

器件选型 :根据噪声、增益、线性度等参数匹配需求。

架构优化 :通过级联公式和仿真工具(如ADS、HFSS)验证性能。

协同调试 :解决器件间的阻抗匹配、干扰耦合等实际问题。

标准合规 :确保器件和系统符合通信协议。

 
 


来源:射频通信链
HFSS非线性电路ADS通信理论数控
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-07-29
最近编辑:1年前
匹诺曹
签名征集中
获赞 14粉丝 69文章 482课程 0
点赞
收藏
作者推荐

抖动与相位噪声:深入解析时钟信号的稳定度

在高速电子系统中,时钟信号的质量直接影响系统性能。抖动(Jitter)和相位噪声(Phase Noise)是衡量时钟信号稳定度的核心指标。本文将从时域与频域双视角解析其概念、关系及设计实践。 一、基本定义与数学关系1. 抖动的时域定义 抖动是指时钟信号在时间上的不确定性。从时域角度,可分为时间间隔误差(TIE)、周期抖动(PJ)和相邻周期间抖动(CCJ)。TIE 表征信号电平转换时边沿与理想时间位置的偏移,反映长期抖动行为;PJ 和 CCJ 分别是对多个周期内时钟周期变化和相邻周期差值的统计测量,体现短期抖动特性。从来源分析,抖动分为确定性抖动和随机性抖动。确定性抖动由可识别干扰信号引起,如 EMI 辐射、电源噪声等,其幅度有界,可通过电路优化降低。随机性抖动源于不可预测的噪声源,如热噪声和半导体工艺局限,服从高斯分布,常用均值(RMS)抖动(高斯分布一阶标准偏差值 σ)和峰峰值(Peak-to-peak)抖动(高斯正态曲线上最小到最大测量值差值)表征。2. 相位噪声的频域定义 相位噪声L(f)表示偏离载波频率f₀处1Hz带宽内的噪声功率与载波功率的比值,单位为dBc/Hz。 3. 时频域转换公式 相位噪声与RMS抖动可通过积分公式转换: 例如,当相位噪声曲线在12kHz-20MHz范围内积分时,可计算得到对应的RMS抖动值。 二、锁相环系统的噪声模型锁相环(PLL)是时钟系统的核心,其输出噪声分布呈现典型双区特性: 环路带宽内:主导噪声源为参考时钟噪声、分频器噪声、鉴相器噪声 环路带宽外:主导噪声源为VCO/VCXO的相位噪声 设计优化原则: 窄带PLL(环路带宽<100Hz):用于抖动滤除场景,抑制参考时钟的高频噪声 宽带PLL(环路带宽>100kHz):用于频率合成场景,依赖高性能VCO 双级级联PLL:第一级滤除参考噪声,第二级实现低抖动倍频。三、关键影响因素分析1. 积分带宽的选择对于不带锁相环的时钟驱动器,表征抖动性能通常采用的是附加抖动指标: 2. 转换速率与噪声放大时钟信号的快速边沿会放大高频噪声。实验表明,未滤波LVCMOS时钟在1GHz ADC中的抖动可达1.27ps,而带通滤波后可降至90fs。3. 器件非线性特性 附加抖动:时钟驱动器自身引入的噪声 系统级抖动:输入信号噪声占主导时,需采用低噪声放大器补偿四、测量与优化策略1. 相位噪声测试 采用频谱分析仪直接测量,重点关注: - 近端噪声(<1MHz):反映长期稳定性 - 远端噪声(>1MHz):影响高频系统性能 3. 硬件设计要点 - 采用低ESR陶瓷电容(C₀G/NPO材质) - 电源去耦:<10mΩ阻抗@100MHz - 阻抗匹配:LVDS时钟线差分阻抗控制在100Ω±5% 六、结论抖动与相位噪声本质是时频域对同一物理现象的两种描述。通过锁相环噪声模型分析可知,优化环路带宽和器件选择可显著提升系统性能。在5G通信、高速数据采集等场景中,需结合相位噪声测试与抖动积分计算,选择满足t_jitter < 300fs的超低噪时钟方案。高速SerDes关注高频相位噪声(>1 MHz偏移),而雷达系统更重视近端相位噪声(影响信号相干性)。来源:射频通信链

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈