推出全新HiFi和Vision DSP，为Tensilica IP产品阵容再添新成员_System_电路_航空_汽车

推出全新HiFi和Vision DSP，为Tensilica IP产品阵容再添新成员

AI 增强功能和 Tensilica Xtensa LX8 平台能力实现显著性能提升，能源效率高居业内前列

中国上海，2023 年 10 月 30 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布扩充其业界领先的 Tensilica^® HiFi 和 Vision DSP 产品阵容，新增了基于近期推出的 Tensilica Xtensa^® LX8 处理器平台的 DSP 产品。新增的 HiFi 和 Vision DSP 旨在满足各类应用不断增长的系统级性能和 AI 需求，为多种算法提供性能改善和能效提升。扩展之后的产品阵容包括 Cadence^® Tensilica HiFi 1s DSP 和 HiFi 5s DSP，面向音频/语音、轻量级成像和 AI 应用，以及 Tensilica Vision 110 DSP 和 Vision 130 DSP，面向图像传感器、摄像头、雷达和激光雷达应用。

“SoC 设计周期十分漫长，AI 算法也日新月异，因此我们的 SoC 客户需要具备超高的灵活性。设备端和边缘 AI 系统具有许多不同的传感器，因此 AI 推理解决方案必须能够适应终端应用的要求，”Cadence 公司 Tensilica IP 研发副总裁 David Glasco 表示，“从系统级角度进行设计非常重要，这些 SoC 必须具备高能效和灵活性，并且要面向未来，满足新型神经网络的要求。Cadence 持续大力投资并不断完善我们的 Tensilica 产品线，最新推出的 HiFi 和 Vision DSP 就是最好的证据。”

Xtensa LX8 平台和共同优势

新推出的 HiFi 和 Vision DSP 依托先进的 Xtensa LX8 平台，可利用该平台提供的各种固有优势，包括原生的 AMBA^® AXI 低延迟支持，L2 缓存以提高系统性能。分支预测功能可将 HiFI 和 Vision DSP 的指令执行周期缩短 5% 至 20%。DSP 由 Cadence 新推出的 NeuroWeave^™ 软件开发套件（SDK）提供支持，并可以与 Cadence Neo^™ 神经处理单元（NPU）配对，以运行 AI 推理工作负载。

HiFi 1s 和 HiFi 5s DSP

新推出的 Tensilica HiFi DSP 针对轻量级成像和 AI 增加了更多功能，以满足市场需求，它们可以用作额外的计算资源，而不仅仅是音频解决方案。用户可以将其看作独立解决方案，也可以用于补充 Vision DSP 和 Neo NPU。下列功能单独使用或组合使用均可显著提升开箱即用式的性能，有效帮助 OEM 和软件开发人员大幅加快上市速度：

● 双精度浮点加速，使开箱即用的性能比常用编解码器高出 30 倍，可以更轻松地处理需要扩大动态范围和提高精度的计算

● 硬件/软件协同设计增强了自动矢量化功能，大大减少了手动优化代码的需求，并能提供不同 HiFi DSP 的源代码兼容性

● 与 HiFi 1 DSP 相比，HiFi 1s DSP 中新的 8 位运算在内核级可将图像处理和 AI 性能提升两倍之多

● L2 缓存可将系统性能提高 50%

Vision 110 和 130 DSP

128 位 Tensilica Vision 110 DSP 和 512 位 Vision 130 DSP 在性能上实现了显著提升，可以更好地处理不断增加的传感器和 AI 工作负载，分担 CPU 或 GPU 的工作量，同时提供业界较为出色的能效。这两款 DSP 提供的 AI 性能增强功能可将某些 AI 工作负载的性能提高 3 倍，将特定内核的性能提高 5 倍。其他优势包括：

● 频率提升高达 20%，16 位、32 位和 64 位浮点性能最高提升两倍

● 提供以前仅限旗舰级高性能 Vision DSP 专属的 iDMA 增强功能，进一步提升系统性能

● 雷达应用的快速傅立叶变换（FFT）性能可提高 3 倍之多

● 优化代码尺寸，减少了代码内存占用空间

● 与 Vision DSP 的前代产品采用相同的 SIMD 和 VLIW 架构及指令集，用户可轻松移植软件

客户反馈

“Hailo 正在开发功能强大的以 AI 为中心的视觉处理器，服务于不断增长的边缘人工智能市场。在最近发布的面向 IP 摄像头市场的 Hailo-15 设备中，我们选择在计算子系统中集成 Cadence Tensilica DSP，作为我们专有神经引擎的补充，”Hailo 公司 VLSI 副总裁 Guy Kaminitz 表示，“Cadence 的 Tensilica DSP 具有这种异构设备所需的出色性能、能效和灵活性。”

“Kneron 持续为众多设备端和边缘 AI 应用开发市场领先的 SoC，选择一款高效处理器来补充我们的高性能 NPU 非常重要，” Kneron 公司首席执行官 Albert Liu 说道，“我们将继续使用 Cadence Tensilica Vision DSP，它为我们提供了所需的计算吞吐量和灵活性，以满足当下复杂的 AI 工作负载需求。此外，Tensilica 拥有广泛的软件库框架和强大的合作伙伴生态系统，这都有助于我们快速部署，从而加快产品上市。”

可用性

Tensilica HiFi 和 Vision DSP 支持 Cadence 的智能系统设计（Intelligent System Design^™）战略，旨在助力实现卓越的 SoC 设计。HiFi 3z DSP、HiFi 4 DSP、ConnX 110 DSP、ConnX 120 DSP、MathX 110 DSP 和 MathX 130 DSP 均已升级，可支持 Xtensa LX8 平台。

Vision 110 DSP 和 Vision 130 DSP 以及升级后的 ConnX 110 DSP、ConnX 120 DSP、MathX 110 DSP 和 MathX 130 DSP 现已上市。新推出的 HiFi DSP 预计将于 2023 年 12 月全面上市。

来源：Cadence楷登

基于台积电N4P工艺的下一代112G扩展长距离SerDes IP，加快超大规模系统级芯片设计

内容提要● 基于 DSP 的灵活速率 SerDes IP 已针对 PPA 进行优化，适用于下一代云网络、AI/ML 和 5G 无线应用● 新架构提供卓越的 ELR 性能，能实现有损信道和反射信道的系统稳定性● 该 IP 支持 ELR、LR、MR 和 VSR 应用，并在不同的信道上提供灵活的功耗节省能力中国上海，2023 年 4 月 25 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日发布基于台积电 N4P 工艺的 112G 超长距离（112G-ELR）SerDes IP，该 IP 适用于超大规模 ASIC、人工智能/机器学习（AI/ML）加速器、交换架构系统级芯片（SoC）和 5G 无线基础设施。超长距离 SerDes PHY 支持 43db 的插入损耗（IL），比特误码率为 10e-7，从而提供超出长距离标准规范的额外性能裕度，并可为开放箱式平台以及较长直连铜（DAC）电缆的有损信道和反射信道提供卓越的系统稳定性。基于台积电 N4P 工艺（台积电 5nm 技术平台的性能增强版）的 Cadence® 112G-ELR SerDes PHY IP 采用业界领先的基于数字信号处理器（DSP）的 SerDes 架构，配备最大似然序列检测（MLSD）和反射消除技术。该 SerDes PHY IP 符合 IEEE 和 OIF Long-Reach（LR）标准，同时为 ELR 应用提供了额外的性能裕度。优化的功耗、性能和面积非常适合不同的用户场景，包括高端口密度应用。除了 ELR 和 LR 信道外，该 IP 还支持中距离（MR）和极短距离（VSR）应用，在不同的信道上提供灵活的功耗节省能力。支持的数据速率从 1G 到 112G 不等，采用 NRZ 和 PAM4 信号，可通过背板、直连电缆（DAC）、芯片到芯片和芯片到模块信道实现可靠的高速数据传输。““基于台积电 N4P 工艺的 Cadence 112G-ELR IP 显著提升了芯片性能，将使我们的共同客户受益，依托不断进步的 Cadence IP 解决方案和台积电先进工艺技术，帮助他们应对设计挑战，”台积电设计基础设施管理部负责人 Dan Kochpatcharin 说道，“我们与 Cadence 的最新合作促进了超大规模、人工智能/机器学习、5G 基础设施和其他应用的新技术开发。”““我们基于台积电 N4P 解决方案的下一代 112G-ELR SerDes 为客户应用提供卓越的性能裕度和系统稳定性，”Cadence 公司全球副总裁兼 IP 事业部总经理 Sanjive Agarwala 说道，“我们与领先的超大规模和数据中心客户紧密合作，十分了解严苛的行业要求，因此开发出增强架构，可改善 112G SerDes 的所有关键参数。我们基于台积电 N4P 工艺的 112G-ELR SerDes 解决方案进一步巩固了我们在为超大规模数据中心提供高性能连接 IP 方面的领导地位。此外，客户还可以获得台积电 N4P 工艺带来的相关技术优势。”Cadence 目前在台积电 N4P 测试芯片上包含了 112G-ELR，展现出强大的性能。基于台积电 N4P 工艺的 Cadence 112G-ELR SerDes 解决方案现已面向客户推出，有不同版本可供选择，为公司的 PAM4 SerDes 建立了庞大的客户群。基于台积电 N4P 工艺的 112G-ELR SerDes PHY IP 是 Cadence IP 产品组合的一部分，支持 Cadence 智能系统设计（Intelligent System Design™）战略，该战略可实现卓越的先进节点 SoC 设计。来源：Cadence楷登