首页/文章/ 详情

技术博客 I 同轴电缆中差分信号的设计要点

10月前浏览252

 

同轴电缆是在无线电频率下长距离传输信号的主流选择。同轴电缆有频带限制,因此一般不用于传输数字数据或脉冲信号。不过,它们可用于传输特殊模拟应用中的信号,包括向接收器提供数据的调制信号。同轴电缆还可以用于传输差分模拟信号。


 


在模拟应用中使用差分信号并不常见;差分信号可能会用于特殊的测量应用,带有定制的差分驱动器或差分运算放大器。尽管如此,普通器件组合依然支持差分信号,因此可以将差分模拟信号路由到连接器中,包括连接到同轴电缆的 SMA 连接器。例如,在高噪声的环境中使用,目的是利用电缆屏蔽来防止额外的噪声。


如果计划在设计中利用同轴电缆传输同轴差分信号,那么需要留意一些设计要点。我们可能会发现系统中的频率或功率处理出现问题,因此需要采用不同的方法。


01

同轴电缆中的差分信号


差分信号布线的优势之一是抑制共模噪声,以及抑制差分信道中极性相反的信号的辐射噪声。该方法既适用于差分数字信号,也适用于模拟信号。在 PCB  上,噪声抑制水平是通过调整接地平面的位置和差分对之间的走线间距来控制的。为了达到设定的阻抗目标,如果距离接地平面较远,就需要保持较小的线对间距。


将差分线对的每一侧都布线到同轴电缆(如用于阻抗匹配同轴电缆的 SMA 连接器)时,有一些要点需要牢记。最重要的参数是频率和阻抗。下方的示例图很好地说明了这一点,其中差分对分成两部分连接到同轴电缆。


 


布线策略很简单:将每一半差分对布线到各自的同轴电缆中。这有助于确保差分对两侧的阻抗均符合连接器的规格。在差分对彼此分离的区域,阻抗开始增加。这是因为两根走线之间的互感和互容开始减小。由此会产生反射,需要对其加以抑制,而通过正确设计走线就能轻松抑制反射。


02

电缆输入端的反射


阻抗不匹配会在连接器的输入端产生反射。对于短电缆和低频应用而言,这种反射的影响微乎其微(见下文)。当电缆变长时,就需要强制执行阻抗匹配。


虽然可以设计窄带滤波电路来匹配阻抗,但有一种更简单的解决方案,即确保差分对中每条走线的单端阻抗都非常接近特性阻抗。这意味着差分对的布线间距要稍大一些,并且接地平面要更靠近堆叠。


为确保终端匹配,可以采用两种策略:


  1. 设计差分对时,使接地平面更靠近顶层

  2. 让差分对的走线间距大一些


这两种方法都会使走线阻抗更接近特性阻抗,并有助于减少差分对的噪声发射/接收。然后,我们需要确保单个走线阻抗与工作频率下的连接器/电缆阻抗相匹配。


03

该使用哪种阻抗?


需要注意,对于差分对中的走线,其实际阻抗是奇模阻抗,它总是略小于特性阻抗,如下图所示:


 


如果我们遵循上述设计原则,并使用较大的走线间距,奇模阻抗将与特性阻抗更为接近。在这种情况下,我们可以根据与连接器和电缆阻抗相匹配的特定特性阻抗来设计走线。这将确保向连接器和电缆的传输达到最大功率。


04

低频与高频


如果我们的差分模拟链路的工作频率较低,也就是说,与信号波长相比,连接器本体和(走线 + 信号发射)结构的电气结构较小,那么就不必担心上述问题。在这种情况下,驱动电路只会与负载阻抗产生直接作用。在低频(如 1 MHz 以下)情况下,只有当电缆长度达到 1 米或更长时,电缆阻抗才会起到主导作用。专业测量应用通常结构紧凑,电缆链路较短,因此除了接收器端,阻抗要求通常会被忽略。


在需要差分模拟信号的高频应用中,最好针对整个系统的目标阻抗(通常为 50 或 75 欧姆)进行设计。这是因为链路的物理长度远大于传播信号的波长,即使在较低的频率下也会发生反射。让接地平面靠近差分走线,以便提供屏蔽和一致的阻抗。还可以在仿真和测量中使用差分模式 S 参数对链路进行评估。

来源:Cadence楷登
System电源电路信号完整性航空汽车电子电源完整性消费电子芯片Cadence控制Sigrity
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-10-26
最近编辑:10月前
Cadence楷登
签名征集中
获赞 4粉丝 122文章 688课程 0
点赞
收藏
作者推荐

利用Tensilica NeuroEdge 130 AI协处理器为物理式 AI 应用加速

新型处理器树立性能效率新标杆,面积缩减 30%,功耗降低 20%中国上海,2025 年 5 月 15日 —— 楷登电子(美国 Cadence 公司,Nasdaq:CDNS)近日宣布推出 Cadence® Tensilica® NeuroEdge 130 AI 协处理器(AICP)。这是一款新型处理器,专为补充现有神经处理单元(NPU)而设计,可在先进的汽车、消费电子、工业和移动系统级芯片上实现最新代理式和物理 AI 网络的端到端执行。NeuroEdge 130 AICP 基于广受欢迎的 Tensilica Vision DSP 系列的成熟架构,能够在不影响性能的情况下,将面积缩减超过 30%,并将动态功耗和能耗降低超过 20%。此外,该处理器还利用相同的软件、AI 编译器、库和框架,加快产品上市进程。目前已有多家客户表达强烈兴趣,相关合作正在积极洽谈中。 “随着 AI 处理在自动驾驶汽车、机器人、无人机、工业自动化和医疗保健等物理 AI 应用中的迅速普及,NPUs 正发挥着日益关键的作用。”Cambrian AI Research 创始人兼首席分析师 Karl Freund 说道。“目前,NPUs 负责处理大部分计算密集型 AI/ML 工作负载,但大量非 MAC 层包括预处理和后处理任务,这些任务更适合卸载到专用处理器。然而,现有的 CPU、GPU 和 DSP 解决方案都存在一定的权衡取舍,业界需要一种高性能、低功耗的解决方案,且这个解决方案需针对协同处理进行优化,能够满足快速发展的 AI 处理需求。” Tensilica NeuroEdge 130 AICP 采用可扩展设计,可与自研 NPUs、Cadence Neo™ NPUs 和第三方 NPU IP 无缝兼容,在执行卸载任务时不仅具备更高的性能,且相较于前代 DSP 产品,效率也有显著提升。NeuroEdge 130 AICP 将 Tensilica DSPs 原有的功耗、性能和面积(PPA)优势提升至全新水平,在 AI 整个网络推理和运行 AI 部分过程中的表现来看,其面积缩减超过 30%,动态功耗和能耗降低超过 20%,同时保持与 Tensilica Vision DSPs 相当的性能。其他优势包括:● 基于 VLIW 的 SIMD 架构具有可配置选项,可实现高性能和低功耗。● 作为控制处理器向 NPU 发出指令和命令。● 优化的 ISA 和指令可运行非 NPU 优化任务,如 ReLU、sigmoid、tanh 等。● 为 AI 子系统提供可编程性、灵活性和未来适应性,能够端到端执行当前未知以及未来的 AI 工作负载。 “Cadence 已利用 Tensilica DSPs 验证了 AI 协处理器的场景。随着 AI 工作负载的演变及其对领域依赖性的降低,我们的 AI SoC 和系统客户一直在寻求一种小巧高效、以 AI 为中心的协处理器,旨在提升 PPA,并具备面向未来的适应性。”Cadence 高级副总裁兼芯片解决方案事业部总经理 Boyd Phelps 说道。“我们延续在 IP 创新方面的记录,专门打造了一款新型处理器。Tensilica NeuroEdge 130 AICP 作为 NPU 的配套产品,以卓越性能效率满足客户多样化的 AI 应用需求。” “AI 和计算机视觉在日益广泛的嵌入式应用中发挥着重要作用。”Edge AI and Vision Alliance 创始人 Jeff Bier 谈及到。“但 AI 模型及其相关的预处理和后处理步骤正在迅速演进;例如,如今许多开发者正转向基于 transformer 的多模态模型和基于 LLM 的 AI 代理。我们高度认可 Cadence 在灵活高效处理器方面的持续创新,因为这是实现边缘 AI 和视觉广泛部署的关键。” Tensilica NeuroEdge 130 AICP 由 Cadence NeuroWeave™ Software Development Kit(SDK)支持,该工具包适用于 Cadence 的所有 AI IP。NeuroWeave SDK 利用了 Tensor Virtual Machine(TVM)堆栈,便于架构师对其自己的 AI 模型进行调整,优化并部署到 Cadence 的 AI IP 上。Tensilica NeuroEdge 130 AICP 还配备了轻量级的独立 AI 库,用户能够直接在新处理器上对 AI 的一个层进行编程 ,有效规避某些编译器框架可能产生的潜在开销。客户和合作伙伴评价 “作为面向汽车市场的 SoC 解决方案领导者,indie 致力于通过 SoC 架构创新,实现高性能、小尺寸和低功耗。为此,我们将处理单元集成至 SoC 中,以实现特定计算功能,确保我们的解决方案能够满足 ADAS 系统在计算机视觉、雷达和传感器融合方面的需求。indie 已在多款量产 ADAS SoC 中成功部署 Tensilica DSPs。我们很高兴地看到 Cadence 在其 IP 产品组合中新增 NeuroEdge AICP 及配套工具、软件库和生态系统,可满足不断演进的 AI 驱动汽车应用需求。”—— Hervé Brelayindie 软件工程副总裁 “MulticoreWare 与 Cadence 建立了长期合作伙伴关系,因此我们能够支持 OEM 和一级合作伙伴在汽车和其他边缘环境中部署 AI 工作负载。通过这些合作,我们意识到 NPUs 作为完整、独立的 AI 部署解决方案仍存有不足。凭借 Cadence 在 DSP 技术领域的领先优势,全新 NeuroEdge AICP 硬件和 SDK 恰到好处地弥补了这一空白。围绕 NeuroEdge AICP 构建的 AI SoC 模块不仅为当前主流模型提供卓越性能,还具备出色的灵活性,能够从容应对未来 AI 创新发展。”—— John Stratton 博士MulticoreWare 首席技术官 “Neuchips 正在引领针对数据中心和服务器群的边缘 SoC 设计,从而满足大语言模型和 transformer 网络的巨大计算需求。由于 SoC AI 子系统经常面临支持前处理和后处理阶段的挑战,因此我们很高兴能看到 NeuroEdge AICP 被设计用于处理这些任务。Cadence 提供成熟的 Tensilica 工具链和软件基础设施,有助于将这种新 IP 轻松集成到复杂的 SoC 设计中。”—— Ken LauNeuchips 首席执行官 可用性Tensilica NeuroEdge 130 AICP 现已全面上市,该协处理器符合 ISO 26262 标准,适用于汽车市场。来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈