未来工具：Cadence 如何运用人工智能改变验证流程

本文要点PCB 上的传输线是波导的一种形式，沿着波导的边界形成了一个开放的谐振器结构。铜所具有的非理想性质会改变传输线结构中的典型波导行为。一般传输线的阻抗可以通过考虑波的传播行为来计算，前提是必须兼顾导体的非理想性质。传输线有许多种形式，如同轴线、印刷电路板上的印刷走线，或是长电缆或电线。这些结构都有一些类似的行为，涉及到电磁波如何沿互连线传播。尽管这些结构是引导电磁扰动沿互连线传播的基础，但对于信号如何在传输线上传播，人们往往存在误解。具体而言，互连线上的电磁信号存在于线路的周围，这意味着信号是在无限大的导电介质中传播的。换句话说，传输线实际上是波导，而支持波传播的结构将决定信号在线路上遇到的阻抗。一旦到达更高的频率，TEM 行为将不再主导波的传播，这有助于从波阻抗的角度来理解信号行为。 电沉积铜膜的粗糙性质会改变铜的理想阻抗和波导的波。1从波的角度理解传输线的阻抗从电报方程中可以发现，传输线上的信号行为是用电压和电流表示的。这有助于理解由驱动器件产生的电压和电流将如何沿互连线传输到接收器件。对于 PCB 设计人员来说，该信息非常重要，尤其是有助于了解损耗如何降低接收器的信号电平。现实情况是，传输线上的信号是由 PCB 基板中的行进电磁场所描述的，而不是使用电报方程中的电压和电流。出于这个原因，我们需要使用波阻抗来理解行进中的电磁波所遇到的实际阻抗： 波阻抗方程阻抗是根据场强来定义的上述方程是通用方程，因为它考虑了互连线上的电场和磁场，而不是电报方程中的电压和电流。虽然二者的结果可以等同，但实际情况是，阻抗取决于电场和磁场的比率。在这里，波阻抗将在整个频域内变化，并趋向于一个恒定值，就像我们在典型的传输线中看到的那样。事实上，这就是保形映射中使用的阻抗定义，用于直接从波方程中确定传输线阻抗方程。请参阅 Brian C. Waddell 编写的开创性教科书《传输线设计手册》(Trans mission Line Design Handbook)，了解常见的 PCB 走线形状的结果。现在，我们可以完整地描述信号如何在无限大的介质中传播，包括导电介质。信号如何在无限大的导电介质中传播在上述方程中，波的阻抗取决于其所在介质的电导率。我们在实践中通常会遇到三种可能的介质：绝缘电介质：电导率非常低的一种材料。例如，我们可以把 PCB 层压板的电导率视为零。半导电介质：半导体的电导率不为零，在高场强下会呈现出轻微的非线性。导体：导体的电导率非常高，所以波阻抗也非常高。对于自由空间中无限长的导线，场完全存在于导线周围，而不是在导线内部。然而，场可以作为平面波在导线周围传播，并且场在远离导线的地方会完美趋同于平面波行为。一旦让接地平面靠近导体（在实际的互连线中就是如此），就不再会有信号在无限大的导电介质中传播，我们需要考虑边界条件对波传播的影响。2所有介质都是有边界的所有的导电介质及其周围的区域都是有边界的，并受到一些边界条件的影响。由于电磁场和导体中的电荷之间会发生相互作用，导体周围也会产生趋肤效应，但导体周围的场仍然会受到参考地平面、其他导体、吸收体以及其他任何定义两介质之间界面的东西影响。正是这些边界条件决定了特性（无损）阻抗、波阻抗和互连的传播常数。有两种方法来确定实际系统的阻抗：根据电报方程确定的电势场计算出电场和磁场，并利用这些电场和磁场计算出互连中的波阻抗。使用保形映射、矩量法、特性法等技术，或使用 3D 场求解器，直接通过电磁波方程计算波阻抗。以下图的带状线为例。沿着 y 轴有两个边界条件，电场终止于导电参考平面。沿着 x 轴，理论上没有边界，但我们有一个位于 x-z 平面的无穷大的通量守恒边界条件。 即便是像带状线这样相对开放的波导腔，也有一些边界条件，决定了阻抗、传播常数和信号损耗。在本例中，边界条件定义了一个色散关系，决定了结构特征频率的传播常数。信号周围的所有导电边界中都会出现趋肤效应，这将影响色散关系和互连中产生的波阻抗。从分析角度看，这是一个复杂的转换，考虑了趋肤效应损失、铜的粗糙性和 PCB 基板的色散。在毫米波和更高的频率上，波的行为成为主导，互连不再表现为 TEM 波导。在标准无线协议中使用的较低频率时，特别是在天线设计中，这一点也非常重要。利用 PCB 设计软件中提供的3D 场求解器，我们可以将互连中的电磁场可视化，确定波阻抗和阻抗匹配，并直接计算互连中的功率传输等重要参数。在设计高速/高频互连时，我们需要理解信号在无限大的导电介质中传播的波行为。为此，可以使用 Cadence 的 PCB 设计和分析软件来构建并评估设计。Cadence 为 PCB 设计提供了业界一流的 CAD 工具，以及强大的信号完整性分析工具，能够自动执行系统分析中的多项重要任务。Cadence 的布线前或布线后仿真功能套件将助您一臂之力，为您提供评估系统所需的一切功能。Cadence 的新一代 Sigrity X 解决方案重新定义了 SI 和 PI 分析，将性能提高了 10 倍，同时保持了 Sigrity工具一贯的准确性。Sigrity X 可以与 Clarity 3D Solver 配合工作，并与 Cadence Allegro PCB Designer 和 Allegro Package Designer Plus 工具紧密集成。这一全新特性可以帮助 PCB 和 IC 封装设计师将端到端、multi-fabric和多电路板系统（从发射端到接收端或从电源到耗电端）相结合，确保 SI/PI 成功签核。Sigrity X 也将提供全新的用户体验，支持不同分析工作流程间的无缝过渡，进一步缩短复杂系统级 SI/PI 分析的设置时间。 来源：Cadence楷登