首页
发现
课程
培训
文章
案例
问答
需求
服务
行家
赛事
热门搜索
发布
消息
注册
|
登录
信号完整性设计
专注高速高频信号完整性
关注
2
粉丝
169
关注
分享
硕士
资深SIPI工程师
深圳市
简介
十多年SIPI、EMC经验,曾就职于多家大厂,专注高速高频信号完整性设计,成功设计50Gbps+以太网芯片;擅长信号及电源完整性分析,百安级大电流低纹波电源仿真,有源无源链路仿真优化、电热多物理场仿真、先进封装仿真等。
擅长领域
Electronics Desktop
HFSS
Siwave
Q3D Extractor
电磁基础
信号完整性
电磁兼容
其他耦合
电源完整性
微信公众号
信号完整性设计
微信扫描二维码关注公众号
他的服务
查看全部
HSPICE信号完整性仿真
服务类型:
付费答疑
暂无成交
¥60/小时
全部
课程
文章
回答
帖子
案例模型
Chiplet互连标准—UCIe2.0物理层(RX)
之前介绍了UCIeTX指标,本篇介绍RX指标。接收器拓扑如图5-8所示,由clocksReceivers,dataReceivers,和TrackReceiver组成。接收到的时钟用于对...
浏览量
519
Chiplet互连标准—UCIe2.0物理层(互连)
之前介绍了UCIeTX、RX指标,本篇介绍Channel指标。通道时域指标:UCIe互连通道需要满足表5-10中规定的最小矩形眼开度的要求,即在无噪声和无抖...
浏览量
378
HSPICE及WaveView教程—PCIe4和LP5(8533Mbps)仿真
HSPICE网上资料比较少,而且比较老,最近整理了一份关于HSPICE的学习资料,仿真了目前最常用的PCIe4.0(16Gbps)和LPDDR58533Mbps,有兴趣的看文...
浏览量
887
信号完整性工程师“六边形”战士
不知不觉深耕信号完整性领域已有多年,却总觉得自己仍是个初学者,还有太多不懂和未曾涉猎的方向。最近正值秋招季,看到不少同学在关注SIPI岗...
浏览量
1051
Hspice克服DDR5仿真挑战
DDR5标准给模拟链路性能带来了几项挑战。双DIMM应用需要DFE来解析反射,以达到4400Mbps及以上的比特率。在写入过程中,DQS和DQ延迟不匹配,消...
浏览量
502
LPDDR6来了!LPDDR5和LPDDR6关键差异
LP5和LP6电源划分差异:LP6低功耗:LP5和LP6关键差异:LPDDR5和LPDDR6地址命令Traning来源:信号完整性设计
浏览量
440
HBM3、HBM4 Interposer仿真优化
人工智能的繁荣正在推动内存行业向12.8Gbps的HBM4发展,将接口宽度从1024倍增加到2048倍。半导体晶圆厂正在加强2.5D和3D封装解决方案,将HBM3...
浏览量
351
同轴通孔仿真优化PCIe 6.0 和PCIe 7.0性能
本文概要:基于同轴通孔的高性能互连旨在优化PCIe6.0性能并支持未来的PCIe7.0平台。同轴过孔的外壁连接到接地层,提供出色的返回路径和屏蔽,...
浏览量
467
1
3
4
5
6
7
8
VIP会员
学习计划
福利任务
下载APP
联系我们
微信客服
联系客服
人工服务时间为周一至周五的9:30-19:30
非工作时间请在微信客服留言
客服热线:
4000-969-010
邮箱:
service@fangzhenxiu.com
地址:
北京市朝阳区莱锦创意园CN08座
帮助与反馈
返回顶部