首页
发现
课程
培训
文章
案例
问答
需求
服务
行家
赛事
热门搜索
发布
消息
注册
|
登录
人工智能
关注
简介
动态
课程
服务
文章
回答
行家
Cadence 射频集成电路解决方案支持 TSMC N6RF 设计参考流程
内容提要Cadence携手TSMC在N6RF设计方面展开合作，加速推进移动、5G及无线应用创新双方客户现可使用基于N6RF设计流程的新PDK进行设计中国上海...
Cadence楷登
签名征集中
473
通过面向 TSMC 先进工艺的 PCIe 5.0 PHY 和控制器 IP 规范合规性认证
中国上海，2022年6月23日——楷登电子（美国Cadence公司，NASDAQ：CDNS）今日宣布，其面向TSMCN7、N6和N5工艺技术PCIExpress®（PCIe®)5.0规范...
Cadence楷登
签名征集中
102
Cadence 面向 TSMC N5 工艺的设计 IP 产品组合被领先的半导体和系统厂商广泛采用
内容提要为领先的半导体和系统公司成功实现20多个设计实例CadenceIP多次助力实现一次性流片成功IP硅经过测试和表征，以确保强大的系统互操作性...
Cadence楷登
签名征集中
308
全新 Cadence Xcelium Apps 全面加速汽车电子、移动设备和超算系统的软件仿真验证
Apps与XceliumLogicSimulator原生集成，能够让用户获得满足特定领域需求的最强验证性能。2022年6月30日，中国上海——楷登电子（美国Cadence公...
Cadence楷登
签名征集中
535
Cadence 深化与 Arm 合作，助力移动设备芯片加速开发
内容提要Arm2022全面计算解决方案（TCS22）和Cadence工具为客户提供高效流片途径Cadence优化了其RTL-to-GDS的数字流程，并为ArmCortex-A715和...
Cadence楷登
签名征集中
568
高速 112G 设计和通道运行裕度
0本文翻译转载于Cadenceblog作者VinodKhera移动数据的迅速攀升，蓬勃发展的人工智能及机器学习（AI/ML）应用，和5G通信对带宽前所未有的需求对...
Cadence楷登
签名征集中
393
3D-IC 设计之 Memory-on-Logic 堆叠实现流程
本文作者：柏嘉玮Cadence公司DSGProductEngineeringGroupIntegrity3D-IC平台提供了一系列三维堆叠设计流程，通过将二维芯片网表分解成双层的三...
Cadence楷登
签名征集中
417
全新 Cadence JedAI Platform 上线，显著加速芯片设计开发
内容提要新推出的CadenceJedAIPlatform是一款关键的大数据分析底层构架，它统一了所有Cadence计算软件产品中的海量数据支持新一代CadenceAI-D...
Cadence楷登
签名征集中
211
Cadence 发布Verification Platform 引领验证效率革命
新一代多运行、多引擎验证工具，利用大数据和人工智能来优化验证负载，提高覆盖率，加速复杂SoC设计bug溯源中国上海，2022年9月15日——楷登电...
Cadence楷登
签名征集中
177
数字全流程方案应对先进工艺设计“拦路虎”
半导体行业正在经历一场复兴，人工智能、5G、自动驾驶、超大规模计算和工业物联网等市场的强劲增长，需要芯片具备更强的算力、更多的功能、更...
Cadence楷登
签名征集中
353
1
364
365
366
367
368
463
粉丝数
17864
VIP会员
学习计划
福利任务
下载APP
联系我们
微信客服
联系客服
人工服务时间为周一至周五的9:30-19:30
非工作时间请在微信客服留言
客服热线：
4000-969-010
邮箱：
service@fangzhenxiu.com
地址：
北京市朝阳区莱锦创意园CN08座
帮助与反馈
返回顶部
