40V，3A，把电感塞进封装里，这颗国产电源模块有点省心

硬件笔记本

37分钟前浏览0

工业、医疗、能源这些领域做硬件，很多需求是一样的：尺寸小、集成度高、电源部分最好别太折腾。尤其是输入3.4V到36V、输出3A以内的场景，传统控制芯片+外置电感的方案，总有一些绕不开的琐碎事。这也是为什么这类全集成模块越来越受欢迎。

共模半导体的电源芯片我们之前陆续聊过几颗，做得都挺扎实，这次再补充一颗GM6403系列全集成降压模块，把电感、补偿网络、自举电容全塞进一个QFN封装，外围只要几个电容电阻，设计简单，调试也省事。

模块简介

GM6403输入电压3.4V到36V，输出电压可调，最低1V，最高能到20V，连续输出电流3A。开关频率默认400kHz，可以通过RT引脚外接电阻调到2.2MHz，也支持外部时钟同步。封装是19引脚、9mm×7mm×4mm的QFN。

关键点在于全集成三个字。传统降压方案，你需要选电感、选补偿电容、布板时还要注意SW节点的布局和走线。GM6403直接把功率MOS管、电感、bootstrap电容和补偿网络都做进了封装里，外部只需要输入输出电容和反馈电阻分压。

GM6403 典型应用

典型应用中，VIN输入两个电容22uF+1uF，OUT输出一个100uF，FB两个电阻加一个22pF前馈电容，完事。对于空间紧张、又不想在磁性元件选型和调试上耗时间的项目，这种方案确实能省不少事。

从功能框图也能看出这颗芯片的内部结构。左边是控制部分：振荡器负责产生时钟，误差放大器把FB反馈电压和内部1V基准做比较，通过Comp节点去控制峰值电流。右边是功率部分：上下两个功率MOS管、内置电感，以及BST自举电容，全都画在框里了。中间还有过温检测、软启动、高侧和低侧电流限制这些保护模块。

GM6403 功能框图

整体看下来，控制环路的补偿网络、电流采样、驱动逻辑、功率电感，全部集成在芯片内部，外部能看到的只有VIN、SW、OUT、FB这几个功率和反馈引脚。这也解释了为什么外围只需要几个电容电阻就能工作。

几个设计细节

1、反馈网络和前馈电容

手册里给出了反馈电阻的推荐值：RA=499kΩ，RB=124kΩ，对应VOUT=5V。前馈电容CFF推荐22pF，并在FB和VOUT之间。这个电容的作用是引入一个零点，抵消反馈电阻和FB引脚输入电容形成的极点，改善瞬态响应。实际布板时，CFF要尽量靠近FB引脚，走线短。

2、输入电容的布局

手册强调输入电容要靠近VIN和PGND引脚，走线短而宽。因为输入电容和走线电感会形成谐振，如果布局不好，SW节点振铃会很高，轻则增加EMI，重则超过芯片的绝对最大额定值。GM6403的VIN到PGND绝对最大额定值是42V，36V输入已经在推荐工作范围的上限，所以输入电容的布局和选型必须认真对待。

3、开关频率的选择

RT引脚悬空时默认400kHz，接地时2.2MHz。频率越高，电感和电容可以越小，但开关损耗会增加，效率会略降。如果对EMI敏感，建议选400kHz到1MHz之间；如果对尺寸敏感，可以选2.2MHz。

另外，RT引脚还可以用来同步外部时钟。同步时芯片不会进入低功耗模式，而是保持FCM连续工作。

SW频率与RT阻值的对应关系

4、低功耗模式与FCM

GM6403-1支持低功耗Burst模式，轻载时静态电流典型2.5μA，适合电池供电或待机功耗要求高的场景。GM6403则工作在FCM强制连续模式，全负载范围内保持固定频率，瞬态响应更快，但轻载效率会低一些。选型时要根据实际负载情况来定。手册里也提到，如果要求输出能吸收电流，必须用FCM。

几个重要指标

1、效率方面

以VOUT=5V为例，VIN=12V时，负载从0.5A到3A，效率基本在90%以上，峰值能到95%左右。VIN=6.5V时效率更高，VIN=18V时略低，但也在85%以上。这个表现对于集成电感的模块来说，属于正常偏上的水平。毕竟电感是内置的，不能像外置电感那样随便选低DCR的型号，能做到这个效率，说明内部电感和MOS管的匹配做得不错。

效率曲线，VOUT=5V，强制连续模式

2、电源纹波

在轻载下，FCM 模式仍然保持固定频率开关，纹波比较规整，没有出现脉冲跳跃。

输出纹波 VOUT=3.3V, IO=0A, FPWM

3、负载调整率

在VOUT=5V、1A负载下，从6V到42V输入，输出电压基本稳定在5V附近，偏差很小。在-40℃到125℃全温度范围内，负载调整率也在±1%以内。这个指标对于给FPGA、ASIC或者传感器供电来说，完全够用。

输出电压负载调整率，VOUT = 5V

4、保护功能也比较全

输出过压保护、短路保护、热关机、电源良好PG输出。PG引脚是开漏的，可以外接上拉电阻，方便做电源时序控制。EN引脚有精确的使能门限，可以配合电阻分压做输入欠压锁定，防止电源在启动过程中反复重启。

以上选取手册部分内容，更多详情，请参见原厂datasheet。

写在最后

全集成模块最大的好处就是省心，但集成也有代价。一是内置电感的DCR和饱和电流是固定的，没法像外置电感那样灵活调整；二是集成模块一般会更贵一些，毕竟电感、补偿网络这些都封进去了，成本和设计工夫都帮咱省了。3A输出对大多数工业、医疗、电信应用够了，需要更大电流还是得外置方案。9mm×7mm×4mm的封装不算特别小，但考虑到集成了电感，已经相当紧凑。

另外提一句，MPS那几颗常见的全集成模块，像MPM3630、MPM3620这些，最近渠道上一直比较紧，订单排得挺远。急着出图的话，GM6403A这种输入更宽、输出能力相当的替代方案，倒是个现实的选择，立创上有现货，可以实测验证。

碰到类似场景的话，可以拿它跟手头的方案比一比，多一个备选。

来源：硬件笔记本

硬件工程师的日常：一半在画图，一半在救火

最近几个月，明显感觉比往年忙。项目越来越多，平时也是加班加点，很久没有这么累的感觉。公司有些项目可能都不赚钱，但也接，只为争取后面可能的其它合作。研发人员没怎么变动，但事情多了，加班就多了。很多时候，项目进度都是被项目经理追着跑的。采购被追，物料被追，研发被追。追到最后，因为物料的延期，研发时间被压缩到极限，然后开始出错。出的还不是什么高深的技术错误，全是那些平时闭着眼都不会犯的简单错误。然后，公司又派人一起去救火。救完火，销售又接了个急单。循环继续。01硬件工程师的一天就拿最近的一个项目来说吧。早上刚到公司，计划召集项目立项会议。项目经理说：“客户要五周交货，已经答应了，大家辛苦一下！”我看了眼项目排期，正常周期一个半月。五周？又要压时间。但没人敢说不行。因为上面说了：“先答应，后面想办法。”接着，采购开始疯狂催供应商，计划开始排产，仓库开始查库存，研发开始被问：“图纸什么时候可以出来，能不能再提前一点？”整个公司，被项目经理的那句话追着跑。采购是最先被压扁的。正常交期六周的芯片，被要求想想办法。供应商说没货，那就换一家；新供应商说有货，但交期要七周，那也得先下单再说。物料还没齐套，生产已经在催。研发这边更惨：物料没到，没法验证，一旦到了就疯狂催你，客户急着要，能不能加班快点处理。02研发的时间越来越少原本一个项目，研发需要：选型、设计、评审、打样、调试、测试、可靠性验证。现在呢？能省则省，先保障基本功能。研发被要求先出图，先打样，先上线。所有需要时间验证的环节，全被压缩成一句话：“后面再补。”但后面，很难再补上。在这样的条件下，有时候货发出去，心里是没底的。而且越忙越容易出错，出的还不是什么高深的技术错误。真正出问题的，往往是那些最简单的地方。比如线序接反了，比如参数设计卡在临界值上，比如某某器件的降额忘了留够余量。这些错误，单拎出来看，它确实不复杂，但也是最容易出错的地方。但在一个人接好几个项目，而且都比较急的条件下，微信群里被疯狂@的时候，就是会犯。而且一旦犯了，就不是改个文件那么简单。板子已经贴了，机器已经装了，只能重新拆机，重新返工，还得从别的项目抽调人手过来救。原本就紧巴巴的排期，这下更紧了。03然后，研发被拉去救火板子回来了，发现关键信号线没连上，得一个个去飞线；线序反了，得一个个手动去调整；机器装好了，老化发现功能不良，又得一个个去拆机。研发的本职工作是设计，但现实中，大部分时间都在救火。救完火，项目延期了。计划再催，项目经理再压，研发的时间再被压缩。闭环，完美形成。很多人说，研发出错是因为不够细心。但真相是：当一个系统长期靠压缩研发时间来运转，出错是必然的。销售承诺没有经过评审，采购周期没有缓冲，研发时间没有底线。所有环节都在传递压力，最后全压在研发身上。研发不是神。在极度忙碌、多任务切换、不断被打断的状态下，简单错误就是会频繁发生。04总结工作这么多年，也经历过好几家公司，发现很多公司都是这样一个状态，以市场为导向本身没有错，但是也要量力而行。可能这年头赚钱确实不容易，所以公司不管什么项目都在接；可能领导有领导的难处，项目接不接确实不在我们技术人员考虑的范围内；可能客户就是上帝，甲方一句话，全公司都得跟着转。这些都能理解。但理解归理解，累是真的累啊！好一点的公司，在你忙的时候可能会发点项目奖金，老板适当慰问一下，至少让人觉得没白忙。一般的公司，不管你做了多少，做得好是本分，做不好就要批评。硬件工程师的日常，不只是画电路图、调板子。更多时候，是在和被压缩的时间赛跑，在和被跳过的流程周旋，在替整个系统的失衡买单。来源：硬件笔记本