HBM2 硅中介层建模和快速电源纹波评估方法
•HBM2：每个堆栈包含八个芯片，传输速率翻倍至2 Gbps，保持1024位宽访问，单封装可达到256 GB/s的内存带宽。
•HBM2E：2018年底，JEDEC宣布了HBM2规范的更新，提供了更高的带宽和容量，每个堆栈最高可达307 GB/s。
01
—
2.5D硅中介层的设计
硅中介层(2.5D Silicon Interposer)充当HBM与ASIC、芯片与基板之间的桥梁。
•由于HBM芯片与ASIC芯片之间存在数千条连接线路，因此在这些高速IO信号的布线过程中，必须仔细考量SI/PI性能。
如下图所示，HBM与PHY的连接结构专为2.5D封装系统设计，通过硅中介层在DRAM堆栈和PHY之间传输信号。
•该系统旨在为服务器、网络和图形应用提供2Gbps的最大数据传输速率。HBM PHY拥有8个独立通道，总DQ宽度为1024。总信号数约为1700+。•PHY作为单个集成硬宏（hard macro）嵌入ASIC中。PHY宏内含测试模块，便于独立启动和测试PHY，无需依赖内存控制器。
在SI方面，HBM与PHY之间的线长经过精心选择，较长的线需要更强的驱动器。高速信号在M1/M3层布线，屏蔽层位于M2层。所有信号的布线设计都考虑了线长差异，±0.15%。
SI仿真可优化的变量有信号宽度、走线间距和屏蔽pattern。一般层叠优化空间比较小，不像封装和PCB那样可以选择不同厚度材料等。
在PI方面，应构建并优化IO电源和VSS网络的power mesh，以减少中介层内的阻抗。之后，优化TSV与C4的ratio/pattern，最终这些IO电源网络在封装级和PCB级实现互连，还需要考虑电源合并的层级，是封装还是PCB。
02
—
2.5D硅中介层的建模优化
1、SI仿真建模
HBM网络非常多，SI前仿真很有必要来确定上面说的线宽线距等变量。
仿真pattern如上图；
间距：DQS在两侧均有DQ攻击。DQS的内部间距与DQ相同，以减少偏斜skew；而DQS与DQ之间的间距是DQ网络间距的两倍，以减少抖动。
•仿真pattern或者码型：模拟了最坏情况下的0/1模式，包括M1和M3金属层中的512位。
•眼图质量：通过电容、电阻、噪声等因素确定。进行了多样性实验，以获得最佳的轨迹参数，如宽度、间距和屏蔽pattern等。
系统时序预算要求：频率为2Gbps，UI为500ps。
写预算：ASIC PHY占20%，通道占30%，HBM2占50%；
读预算：ASIC PHY占30%，通道占30%，HBM2占40%。
•对于读取和写入通道，所消耗的时序应小于UI的30%。
单bit仿真配置
2、PI仿真建模
PI路径相比传统封装，多了硅中介层；硅中介层通过信号布线和电源网格连接HBM芯片和ASIC芯片；
•建模难度#1：由于中介层包含大量的ubump和C4凸点，当前的EDA工具难以准确建模；
•建模难度#2：中介层中存在大量的TSV、不同金属层中的信号和电源/地线网格，这同样增加了建模的难度。
XcitePI工具或者其他工具可完成这部分模型抽取；这里不详细介绍；
目标就是抽取下面红框中的对应网络的寄生网表或者S参数；
03
—
HBM电源噪声预测方法
方法1 电源纹波倍乘（Voltage Multiplying）：
思路就是仿真抽取部分IO工作下的纹波，计算总的IO和仿真部分IO的比值，然后得到的纹波用该倍数相乘。
仿真实例：
1.数据传输速率为2Gbps。
2.缓冲强度为15MA。
3.Rdie为3mOhm，Cdie为35nF。
4.输入电压V_IO Supply=1.2V。
5. 32个DQ引脚+12其他引脚(48net)。
可以看到48个net下纹波位0.31mV。然后预测3072网络下电源纹波大小。
该方法可能和实际工作场景有差异。
方法2 电流倍乘（Current Induced Method）：
该方法和纹波倍乘类似，先仿真得到一些IO工作下的电流，然后计算总IO/仿真IO数得到倍成系数，然后用该系数乘以电流得到总IO下的电流。
注意该方法和实际工作场景有差别，会偏悲观。
下图也显示实际CPM计算结果和倍乘方法纹波有差异，不过该方法有点就是快速，可用于前期Cdie评估等。
具体步骤如下：
1、搭建仿真环境，probe下来PHY和HBM的电流曲线。
2、倍乘的电流曲线仿真HBM和PHY纹波
仿真得到纹波大小：
最终的验证（sign-off阶段）还需要依据CPM文件(加关注以后介绍哦
)，里面需要包含实际的Rdie和Cdie信息，同时包含恶劣工作场景下电流信息，
为了提升抽取时间，CPM文件一般只抽取一部分，比如只抽取了一半HBM，，可以用子电路将其例化两次，这样可大大提供迭代周期。
04
—
HBM电源噪声测量
硅中介层的IO电源网络（VDDHBM和VDDIO）在封装内连接，然后这些电源通过封装的焊球与VDD_HBMQC相连，用于进行纹波测量。
•在测试板上的C21电容处，使用Lecroy示波器分别以20MHz、200MHz和1GHz的带宽测量了电源噪声。
测试时，测得的HBM功率噪声为3%~5% VDDQ，可满足8%的噪声规格。
本文介绍了2.5D硅中介层的设计，包括SI/PI的考虑和优化。详细讨论了2.5D硅中介层的仿真过程，
提出了两种新的方法来预测HBM（高带宽内存）的功率噪声，分别是电压倍增法和电流倍增法。实验室中测量了HBM的噪声和功能，测量结果与预测的功率噪声性能高度一致。所采用的电源噪声预测方法也对其他2.5D硅中介层设计，特别是最先进的AI芯片设计提供了重要参考。
Ref：AI interposer power modeling &HBM power noise prediction studies
end
本文内容仅代表作者观点，如有侵权，请联系删除。
