信号上升沿/下降沿的快慢对信号频谱有什么影响？
今天无意中翻到去年写的一篇文章《不降频，不改PCB，不调电路参数，如何抑制振铃呢？》，里面有对信号源边沿快慢对信号频谱影响的仿真。时间已经过去一年，现在有条件对该问题做一个测试验证的闭环。 一道问题 照例，先抛出来一道问题：信号上升沿/下降沿的快慢对信号频谱有什么影响？学习过信号完整性知识的同学，对这个问题应该是有所了解的。具体的知识点，这里不做展开，我们只放一张图。tw为梯形波的脉冲宽度，tr为梯形波的脉冲上升沿时间。不了解的同学，也可以翻看文章开头放的那篇文章。今天我们直接上实验。 实验验证 ①设置信号源为50kHz的方波，脉宽为10us，上升沿/下降沿为10ns，幅值为-20dBm。将信号源的输出接入到示波器的ch1。②打开示波器的FFT功能，设置横轴按照对数显示，可以获得如下频谱。f1=1/πtw=31.8kHzf2=1/πtr=31.8MHz当f1<f<f2时，信号频谱按照-20dB/dec进行衰减；当f>f2时，信号频谱按照-40dB/dec进行衰减。②设置信号源上升沿/下降沿为50ns，其他不做调整。再看下示波器上的频谱。f1=1/πtw=31.8kHzf2=1/πtr=6.37MHz③设置信号源上升沿/下降沿为100ns，其他不做调整。再看下示波器上的频谱。f1=1/πtw=31.8kHzf2=1/πtr=3.18MHz④设置信号源上升沿/下降沿为500ns，其他不做调整。再看下示波器上的频谱。f1=1/πtw=31.8kHzf2=1/πtr=636kHz在tr=10ns时，f2=31.8MHz；tr=500ns时，f2=636kHz。通过上述对比可以发现，当信号上升沿/下降沿越缓(越慢)，-40dB/dec下降的频点f2越低(靠前)，这样高频分量就可以快速衰减；反之，则-40dB/dec下降的频点f2越高(靠后)，这样高频分量衰减的越慢。 总 结 先聊到这里，梳理下今天讨论的内容：用具体的实验来验证信号的上升沿/下降沿快慢对信号频谱的影响。怎么样？一个简短的问题，给出的回答可浅可深，就看你对这个知识点的理解达到怎样的程度。你学废了么？来源：硬件微讲堂
