首页/文章/ 详情

技术博客 I 利用基于 AI 的优化技术让高速信号问题迎刃而解

10月前浏览212

 

系统设计领域充满变数,确保信号完好无损地到达目的地还只是冰山一角。随着封装密度不断提高、PCB 线路不断细化以及频率不断飙升,这些错综复杂的问题也在不断演变,需要综合运用电气、机械、电磁和热动力学方面的专业知识。


为了应对日益增长的复杂性和细微差别,系统需要达到最佳性能。而要实现这一目标,设计人员在发挥聪明才智的同时,还要借助机器的计算能力。遗憾的是,不同学科犹如一个个孤岛彼此分离,阻碍了专家之间的有效合作。要满足这些激增的需求,系统级优化已不再是一种“奢侈选项”,而是“必不可少”。


手动工作流程包括构建、测试、原型验证、改进和最终制造,这给设计优化造成了很大的阻碍。目前的设计优化方法在很大程度上依赖于设计人员的直觉,他们通过创建原型和运行仿真来评估设计是否符合目标。然而,如今的电子设计开始追求更强的性能、更高的复杂性和更紧凑的外形,单凭人类的直觉已经难以应对优化挑战。我们需要先进的优化方法来实现日益复杂的现代设计。


基于 AI 的优化


Cadence 推出了 Optimality Intelligent System Explorer,这是一项全新的优化技术,利用 AI 帮助设计人员应对现代设计挑战。该技术具有多学科设计分析优化 (MDAO) 功能,可无缝执行从集成电路到封装,乃至电路板的系统级优化。将多物理场分析工具与 Optimality Explorer 集成,确保了预期结果万无一失。自动化大大加快了优化过程,工程师和设计师可以更轻松、更高效地实现目标。


 


Optimality Explorer 工作流程可指定输入参数,优化系统标准,并使用多物理场分析工具进行仿真。它能自动完成优化过程,生成优化设计和最终曲线。用户可以优化回波损耗、插入损耗、串扰隔离等参数以及眼图、抖动和比特误码率 (BER) 等系统标准。


为实现有效优化,设计人员必须考虑线宽、间距、线长、走线堆叠、焊盘尺寸、隔离焊盘几何形状、钻孔尺寸和过孔 stub 长度等几何变量。在创建模型时,还必须考虑制程 (Process)、电压 (Voltage) 和温度 (Temperature) 组合,片内端接 (on-die termination, ODT),抖动均衡等参数。


Optimality Explorer 旨在帮助设计人员进行无缝的设计优化,无需用户干预。其算法实现了优化过程的自动化,可提供流畅、便捷的用户体验。与传统方法相比,它能在不到 500 次的迭代中实现显著优化,加快设计收敛。Optimality Explorer 被称为 AI 驱动的设计同步多学科分析与优化工具。


Optimality Explorer 可高效、准确地仿真和优化复杂的 3D layout,处理传统上被认为具有挑战性的优化方案。该工具中包含用于 PC 封装互连的场求解器,可处理各种通常被视为具有挑战性的优化方案,如最大化交叉网格覆铜。


优化参数和注意事项


例如,在系统通信信道中,有发射器、接收器、PCB 互连、封装和中介层。这些器件经过抽象化,用作发射器-接收器的 IBIS-AMI 模型,发射器-接收器之间是走线和过孔。


 


为确保最佳信道性能,必须考虑各种几何变量,如线宽、间距、线长、走线堆叠、焊盘尺寸、隔离焊盘几何形状、钻孔尺寸和过孔 stub 长度。创建模型时还应考虑 制程 (Process)、电压 (Voltage) 和温度 (Temperature) 组,片内端接 (on-die termination, ODT) 和抖动均衡等参数。


在优化过程中,必须指定需要优化的设计参数和想达到的优化目标。此外,还必须创建额外的代理模型 (surrogate model),以有效优化这些参数。


 


Optimality Explorer 基于随机搜索生成的初始数据集,构建并训练机器学习模型。它会不断分析仿真结果,更新设计变量,计算目标函数和约束条件,直到达到停止标准和收敛为止。


Optimality Explorer 旨在简化设计人员的优化过程,尤其是在需要考虑许多可调参数的情况下。其算法实现了优化过程的自动化,无需用户干预,并且易于使用。


 


传统方法需要 2500 次以上的迭代才能获得相当的结果,与之相比,Optimality Explorer 只需不到 500 次的迭代就能实现显著优化,可加快设计收敛。


利用 Optimality Explorer 提高效率


在复杂的电路 layout 中,仅使用单独的走线和过孔是不够的。需要将这些器件组合起来,创建互连设计,其中每个器件都会影响到其他器件的行为。


两个交叉网格覆铜平面之间的差分对


 


Optimality Explorer 可高效、准确地仿真和优化复杂的 3D layout,处理传统上难以优化的方案。该工具中包含用于 PC 封装互连的场求解器,可处理各种通常被视为具有挑战性的优化方案。例如,它可以最大限度地优化差分对设计中的交叉网格覆铜图案,从而获得更好的结果。Optimality Explorer 还能减少详尽扫描所需的仿真次数,更快地达到目标。


Optimality Explorer 可以优化布局前和布局后设计。例如,Optimality Explorer 对 RF 功率分配器进行优化,仅用 46 次仿真就达到了目标,而穷举法则需要 300 多万次仿真。Optimality Explorer 的多功能性还可扩展到处理具有许多参数的设计,例如,优化具有 16 个参数的微带贴片天线只需 71 次迭代。


展望未来:扩展 Optimality 平台


Optimality Explorer 工具背后的团队目前正在努力扩展该平台的适用范围,使之可以涵盖热学和流体动力学领域。这包括集成 Celsius 3D Solver 用于热分析,集成 CFD 工具用于流体动力学领域。此外,电气约束将被集成到 Allegro X Design Platform 现有的约束管理器中,为用户提供更全面的解决方案。开发团队将不断报告这些功能改进的最新进展。


推动电子系统的多物理场分析


 


解决现代系统中的高速信号优化问题是一项涉及多个维度的挑战。Optimality Explorer 突破了传统上极为消耗人力的优化流程的限制,以 AI 驱动技术取代了“设计-测试-改进”循环的传统交互流程,提供了一套更好的系统设计解决方案。Optimality Explorer 是电子设计领域的灯塔,指引设计人员自信穿梭于错综复杂的环境,在提供自动化技术的同时提高设计效率,为未来的综合设计解决方案铺平道路。

   

来源:Cadence楷登
System电源电路航空汽车电子ADS电源完整性消费电子芯片Cadence电气
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-10-26
最近编辑:10月前
Cadence楷登
签名征集中
获赞 4粉丝 122文章 688课程 0
点赞
收藏
作者推荐

技术博客 I 3D-IC 以及传热模型的重要性

本文要点缩小集成电路的总面积是 3D-IC 技术的主要目标。开发 3D-IC 的传热模型,有助于在设计和开发的早期阶段应对热管理方面的挑战。开发 3D-IC 传热模型主要采用两种技术:分析法和数值计算法。 传统的单裸片平面集成电路 (IC) 设计无法满足电子市场对高功率密度、高带宽和低功耗产品的要求。三维 (3D) 集成电路技术将多个芯片垂直堆叠,实现电气互连,具有更出众的优势。3D-IC 电路外形小巧,集成度更高、信号延迟更低,支持异构集成,这些先进的功能使之具有出色的电气性能。 3D-IC 设计的电能耗散水平和热密度较高,这为热管理带来了严峻的挑战。然而,3D-IC 设计的电能耗散水平和热密度较高,这为热管理带来了严峻的挑战。为了克服 3D-IC 在热管理方面的限制,3D-IC 传热模型应运而生。3D-IC 传热模型有助于开发新的封装工艺。本文将讨论 3D-IC 及其传热模型。013D-IC 技术缩小集成电路的总面积是 3D-IC 技术的主要目标。3D-IC 的设计方法是垂直堆叠传统器件层或芯片,这些层和芯片之间实现了电气互连。3D-IC 技术提高了集成器件的功能、性能和封装密度。该技术能够减少信号延迟,提高片上通信速度。在 3D-IC 封装中,逻辑芯片和存储芯片之间的互连变得更短,从而提高了信号传输速度。3D-IC 的垂直集成密度和异构集成度更高,与系统级单芯片和层叠封装等替代方案相比更具优势。3D-IC 的集成方式可以是面对面集成,也可以是背对背集成。 3D-IC 可分为两类13D 堆叠 IC堆叠 IC 芯片并使用硅通孔 (TSV) 实现芯片互连。TSV 是制造 3D 堆叠 IC 的基本元素。通过 TVS 蚀刻过程钻出一个个孔,在其中填充钨、铜或多晶硅等导电材料。TSV 互连缩短了各层和芯片之间的路径,从而提高了互连密度,同时降低了功耗。2真正的 3D-IC使用晶圆厂工艺在单个芯片上堆叠多个器件层。这种集成电路非常适合在既定的 footprint 区域集成更多晶体管。该技术有助于在最先进的节点上克服单裸片的限制。023D-IC 的优势1设计成本低在 3D-IC 中,所有功能都无需转移到先进的工艺节点,因此降低了设计成本。2易于实现高速传输3D-IC 技术的互连长度更短,从而减少了信号延迟,有助于实现高速通信和传输。3电路微型化层层堆叠有助于在 3D-IC 中集成大量晶体管。晶体管的密集化节省了空间,因此 3D-IC 非常适合紧凑型设备。4功耗低3D-IC 不需要使用高功耗驱动器。相反,它们依赖低功耗的小型输入输出驱动器。3D-IC 的阻抗较低,这一点也有助于减少内部功率损耗。5带宽更高3D-IC 可以提供更高的带宽特性。在 3D-IC 技术中,在处理器顶部堆叠高速缓冲存储器可增加带宽。6灵活堆叠异构技术为 3D-IC 带来了灵活性。利用 3D-IC 中的异构集成技术,可以混合部署不同的制造处理器和节点。这有助于重新使用现有的芯片,而无需重新设计新的芯片,可无风险地降低成本。033D-IC 技术中的传热模型热管理是 3D-IC 技术面临的最大障碍之一。为了在既定的 footprint 内实现较高的功率密度,需要将器件层堆叠在一起。堆叠层的 footprint 是固定的,通电后会造成发热现象。复杂的结构再加上集成度高,增加了散热量和热密度。3D 堆叠 IC 技术本身就有温度过高的特点,会在 3D-IC 集成中引发灾难性故障。要使 3D-IC 有效工作,就必须采取适当的散热措施。传统的空气散热方式不足以满足 3D-IC 的要求,需要设计复杂的热管理系统来动态控制 3D-IC 的温度。开发 3D-IC 的传热模型,有助于在设计和开发的早期阶段应对热管理方面的挑战。3D-IC 的传热模型可以解答基本的传热问题,要成功实施 3D-IC 技术,弄清楚这些问题非常重要。 图:由 Cadence Celsius Thermal Solver 生成的具有金属互连的封装内 3D 结构的温度分布图。3D-IC 传热模型可用于分析 3D-IC 设计热管理的限制。该模型可充当一种辅助工具,用于针对 IC 冷却和封装方式实施合适的热管理方法,以适应 3D-IC 的散热需要。用于开发 3D-IC 传热模型的技术主要有两种1分析法分析传热模型,通过求解能量守恒方程和边界条件得出 3D-IC 结构的温度场。该方法可用于研究各种几何和热物理参数对 3D-IC 散热性能的影响。1数值计算法当 3D-IC 具有复杂的结构和与温度相关的特性时,就很难推导出传热方程的精确解。在这种情况下,可对几何体进行离散化处理,求出方程的近似解,以此建立数值计算传热模型。数值计算法能够以可接受的准确度预测温度。3D-IC 的传热模型可以确定结点温度和内部结构的峰值温度。传热模型还能确定 3D-IC 结构中的热点,帮助工程师设计有效的热管理技术。来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈