首页/文章/ 详情

技术博客 I 如何省时省力地优化差分对过孔过渡?

10月前浏览309
 

科技已成为我们生活中不可或缺的一部分且正在不断改变我们的世界。正因如此,系统设计变得更加复杂,为了确保性能、功能和可靠性,设计的仿真参数不断增加。优化拥有众多仿真参数的设计是一项极具挑战性的工作,设计人员对此深有体会,因为这项任务需要耗费大量的计算资源、时间和成本。最终,这种方法将难以为继。


试想一下,假设一项设计仿真有 10 个可控制的参数,而每个参数有 10 个可能的值。为了优化设计,我们必须查看所有可能的组合,也就是需要执行 100 亿次仿真!如果采用传统的人力密集型流程(设计、测试和改进),这需要数十年才能完成。确保设计一次成功至关重要,而精确的电磁 (EM) 仿真是这一过程中的关键步骤,但这需要耗费大量时间。


用传统的优化工作流程代替手动操作,能否实现真正的最优设计?


事实证明,针对任何规模或复杂程度的系统最优设计,我们可以利用 Cadence Joint Data and Analytics (JedAI) Platform 中使用的强化学习,非常快速地建立一个机器学习 (ML) 模型。Cadence Optimality Intelligent System Explorer 是一款生成式 AI 驱动的多物理场优化软件,它采用人工智能 (AI) 驱动的先进多学科分析和优化 (MDAO) 技术。


 


Optimality Intelligent Explorer 与 Clarity 3D Solver 和 Sigrity X 完全集成,Sigrity X 是 Cadence 的高速信号与电源完整性 (SI/PI) 平台。设计人员可以将系统级 SI 和 PI 仿真与分析负载转移到  Optimality Explorer 上运行,从而更快地实现设计优化,避免重新设计,整体上加快产品上市速度。


本文将通过一个简单的测试案例,展示如何使用 Cadence Clarity 3D Solver 和 Optimality Explorer 省时省力地优化差分对过孔过渡。


本例使用一块 6 层基板的 PCB 板,GND 平面位于顶层、底层和第 3 层,差分对位于第 2 层和第 5 层,VDD 平面位于第 4 层电镀通孔 (PTH),GND PTH 过孔紧挨着信号过孔。


 


本例中,设计和分析目标是实现目标差分阻抗,并优化特定频率下的低插入损耗 (S21) 和回波损耗 (S11)。我们使用 Optimality Explorer 对 layout 进行参数化处理,以便了解如何修改才能改善设计性能;在与手动流程进行比较时,我们发现 Optimality Explorer 实现了设计流程的自动化,并能更早地完成设计收敛。


如下图所示,手动流程包括一个重复循环的流程:创建初始 layout、定义端口、运行仿真、记录每种情况的结果,以及探索需要修改的内容。这不仅极为耗时,而且需要大量的手动操作。


 


Optimality Explorer 与 Clarity 3D Solver 相互配合,利用 AI 深度学习,能够比蛮力计算更有效地找到解决方案。同时,Optimality Explorer  实现了流程自动化,无需人工干预;该流程包括定义要优化的参数和设定优化目标,然后自动创建 layout 并运行仿真,以实现优化目标。Optimality Explorer 支持多物理场仿真,减少了所需的仿真数据或仿真时间,能够以更少的仿真次数实现设计收敛。


 


Optimality Explorer 方法的速度更快,无需人工干预即可通宵运行,为探索不同设计方案提供了一种更高效的方法。它适用于所有设计阶段,如间距、返回路径过孔位置、平面开槽、钻孔尺寸和隔离焊盘等,用户可根据制造工艺的可行性探索这些参数的值。


工作原理/步骤:如何设置 Optimality Explorer 运行?


Optimality Explorer 是一款功能强大的工具,可实现设计流程自动化——它可以定义优化参数和变量,在设定的边界条件内智能地选择随机值。它还可以为优化定义目标函数目标和函数类型。仿真完成后,用户可以观察图表和收敛图,以获得最佳结果。如果对结果不满意,可以重新开始仿真,继续优化,直到达到预期结果。


 


利用 Optimality Explorer 可以更快地找到更好的解决方案。此外,模板功能可将设计变量自动添加到参数列表中,轻松优化布线并保持所有设计层的一致性。即使在低频范围内,使用这种方法也能更高效地找到更好的解决方案。在返回路径周围放置过孔(信号周围的过孔)可能非常复杂,尤其是在有微孔和埋孔的情况下。信号从核心层到底层的过渡可能十分复杂。


利用 Optimality Explorer 提供的功能,用户可以快速分类和加载参数,比较最佳和最差的情况,并查看它们之间的显著差异。在 Optimality Explorer 的助力下,早期采用者已经成功优化了过孔结构,改善了设计性能。



我们是 Cadence Optimality Intelligent System Explorer 的早期采用者,在具有多个通孔结构和传输线的刚柔结合 PCB板上,该工具性能卓越。


Optimality Explorer 的 AI 驱动优化让我们发现了新颖的设计和方法,而这些是我们利用其它工具无法实现的。Optimality Explorer 为原本就性能强大的 Clarity 3D Solver 增加了智能,帮助我们加速达成性能目标。


——Kyle Chen,微软首席硬件工程师


结论


业界需要转变模式,摒弃过去重复“设计、测试和改进”这一循环的传统流程,转而采用生成式 AI 驱动的技术,在满足时间限制的同时获得优化设计。 


许多 SoC 设计师和 Optimality Intelligent System Explorer 的早期用户现在都认为,传统的人力密集型优化流程已经退出历史舞台。Optimality Explorer 能够帮助设计团队优化设计,在设计流程的早期更快地发现和缓解热问题,大大缩短了实现真正的优化设计迭代所需的时间。


它使设计工程师能够探索 3D 电磁 (EM) 和高速信号及电源完整性的结果,锁定最佳设计。它可帮助设计团队在不影响准确度的情况下,加快电子系统的分析和优化,轻松分析和优化 3D 电磁 (EM) 以及高速信号和电源完整性结果。

   

来源:Cadence楷登
System化学电源电路航空汽车电子ADS电源完整性消费电子芯片Cadence控制人工智能Sigrity
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-10-26
最近编辑:10月前
Cadence楷登
签名征集中
获赞 4粉丝 122文章 688课程 0
点赞
收藏
作者推荐

【仿真分析 Q&A】 迷你智库 I 06. 如何快速显示差模阻抗

Q6如何快速显示差模阻抗本期视频讲解的是如何在 Sigrity/Clarity Layout Workbench 中,快速显示 Differential Impedance (差模阻抗)的两种方法:一种通过 Edit 操作,直接计算;另一种好办法是通过 Net Manager 窗格操作,快速看到全部线段的差模阻抗。现今电子产品的信号速度越来越快,信号传输的阻抗连续性与阻抗匹配对电子产品的运作至关重要;良好的阻抗控制,除了在硬件设计时的规划外,在 PCB 设计时间针对信号传输路径进行分析并对走线做优化修正,避免阻抗不连续,亦是必要的过程。如何在PCB 布线过程中同步进行信号特性阻抗分析,实时修正PCB走线设计呢?可以通过设计同步分析(In-Design Analysis,即IDA)工作流程,无需复杂设定即可针对走线阻抗进行快筛分析。IDA 功能集成在Sigrity Aurora 中,将 Allegro 设计界面和 Sigrity 分析引擎紧密结合,可为PCB设计提供有效指导。来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈