技术博客 I 解读 RF 反射_System_碰撞_信号完整性_Cadence

技术博客 I 解读 RF 反射

本文要点

理解什么是 RF 反射。
RF 反射对信号完整性的影响。
抑制 RF 反射的方式。

什么是 RF 反射？

在设计低速信号时，工程师最关心的是信号如何从源头到达目的地。当信号达到数百 MHz 或 Ghz 级别时，他们的关注点就会发生变化。在如此高的频率下，工程师需要担心信号是否会反射到走线上。

RF 反射类似于声波反弹并产生回声。水波的撞击和反弹也与之类似。发生反射的原因是，波在传播过程中遇到了介质不连续的情况，RF 反射波的原理也是如此。

在设计传输线时必须考虑到 RF 反射。传输线设计的基本原则之一是确保驱动端、走线和负载端的特性阻抗相匹配。特性阻抗并非由电阻或走线长度定义，而是由电介质、走线宽度以及走线与平面之间的间距决定。

RF 反射与声波反射的原理类似，在特性阻抗不连续的情况下出现。

为了确保驱动端将 RF 信号完全传输到负载端，传输线上的特性阻抗必须相等且匹配。只要阻抗出现任何不连续的情况，就会导致 RF 波反弹回驱动端。这就是所谓的 RF 反射现象。

RF 反射对信号完整性有何影响？

只要特性阻抗出现不匹配，信号就会发生反射。不过，在低速信号下，这几乎不会导致实质性的问题。当走线或导体的长度等于或大于信号波长的 1/4 时，RF 反射就会造成不良后果。

RF 反射会导致信号衰减和干扰

换言之，在 GHz 频率下需要关注 RF 反射问题。当信号因阻抗不连续而发生反射时，会出现两种情况：

信号衰减

信号出现衰减，因为并非所有的能量都传输到了负载端。这会影响传输质量，接收器可能需要借助放大器才能接收到信号。

信号干扰

反射导致信号反弹，并与来自信号源的入射波发生干涉。这种碰撞会造成干扰，导致波形在某些点出现峰值，即所谓的“入射波”点。

某些峰值的振幅可能会超出某些元件的承受极限，从而导致元件损坏。在不太严重的情况下，当反射波与正在传输的信号发生干扰时，信号完整性就会受到不良影响。

通过阻抗匹配防止 RF 反射

防止 RF 反射并非易事。决定传输线特性阻抗连续性的因素有很多。基板的介电常数、走线宽度和厚度都会影响传输线的特性阻抗。关键在于获得理想的参数值。

在设计中还可以采用其他阻抗匹配方法。对于输出阻抗较低的信号源，串联终端匹配将很有帮助，即在信号源和传输线之间放置一个终端电阻。同时，利用并联终端匹配将阻抗非常低的信号源与阻抗较高的负载端相匹配。

匹配特性阻抗有助于避免 RF 反射

来源：Cadence楷登

推出业界领先的HBM4 12.8Gbps IP内存系统解决方案，赋能新一代AI和HPC系统

具有最小面积和最低功耗的高性能解决方案现已面向客户推出中国上海，2025 年 5 月 22 日——Cadence（NASDAQ：CDNS）近日宣布推出业界速度最快的 HBM4 12.8Gbps 内存 IP 解决方案，以满足新一代 AI 训练和 HPC 硬件系统对 SoC 日益增长的内存带宽需求。Cadence® HBM4 解决方案符合 JEDEC 的内存规范 JESD270-4，与前一代 HBM3E IP 产品相比，内存带宽翻了一番。Cadence HBM4 PHY 和控制器 IP 现已面向客户开放，具备业界领先的 12.8Gbps 性能，每比特的能效提升 20%，面积利用率提升 50%，同时 I/O 数翻倍，可显著增强整体带宽能力。新推出的 Cadence HBM4 IP 将 PHY 和高性能控制器作为完整的内存子系统解决方案。HBM4 PHY 将作为台积公司 N3 和 N2 工艺节点中的嵌入式硬核，而 HBM4 控制器将作为 RTL 软核。该解决方案具有一流的 12.8Gbps 数据速率，较现有 HBM4 DRAM 设备提升 60%，为设计人员提供充足的系统裕度，既支持速率的进一步提升，也可用于打造面向未来的 SoC 产品。高性能、低延迟架构包括 RAS 和 BIST 功能，用于现场微调内存子系统性能，优化数据中心运营。标准 HBM4 IP 产品支持各种类型的中介层设计实施选项，提供实验室软件，助力客户快速调试 SoC 内存子系统。“随着生成式和代理式 AI 应用迅猛增长，AI 工作负载增加，对内存带宽提出了更高的要求，亟需在不额外增加功耗的前提下提高 AI 硬件系统效率。Cadence 的 HBM4 解决方案不仅实现了高达 12.8Gbps 的卓越性能，同时在 AI 工厂重点关注的面积和功耗优化方面表现出色，满足对内存带宽持续增长的需求。”Cadence 高级副总裁兼芯片解决方案事业部总经理 Boyd Phelps 表示。Cadence 的 HBM4 解决方案提供一套全面的交付项，可将 IP 快速集成到 SoC 设计，加快硅后调试工作。交付项包括一个参考中介层设计，该设计已在全功能测试芯片（由 HBM4 控制器、PHY、中介层和 HBM4 DRAM 设备组成）上以 12.8Gbps 的速率完成了验证。LabStation 软件具有丰富的功能和测试套件，有助缩短 SoC 硅后实验室调试时间，从而加快产品上市。Cadence 的 HBM4 PHY 和控制器已使用 Cadence 面向 HBM4 的 Verification IP（VIP）进行验证，能够提供快速的 IP 和 SoC 验证收敛。面向 HBM4 的 Cadence VIP 包括一个完整的解决方案，涵盖了从 IP 到系统级验证在内的全部流程，提供 DFI VIP、HBM4 存储器模型和 System Performance Analyzer 系统性能分析工具。来源：Cadence楷登