首页/文章/ 详情

Cadence 推出基于 Arm 的系统 Chiplet

10月前浏览213


近日,Cadence 宣布其首款基于 Arm 的系统级小芯片(Chiplet)开发成功并流片,这是一项突破性成就。这项创新标志着芯片技术的关键进步,展现了 Cadence 致力于通过其芯片架构和框架推动行业领先解决方案的承诺。













 

第一个系统级 Chiplet

Cadence 成功制作了业界首款系统级小芯片的原型、设计并流片。该芯片将处理器、系统 IP 和内存 IP 集成在一个封装中,通过通用芯片互连标准 (UCIe™)接口进行互连。该芯片与 Arm 共同开发,符合 Arm 的芯片系统架构(CSA),该标准可确保互操作性并加快芯片的上市时间。

系统小芯片包括管理整个多芯片组 SoC 的资源和功能的功能。该芯片组具有系统处理器、安全管理处理器、Cadence 控制器以及用于 LPDDR5 和 UCIe 的 Cadence PHY IP 等组件,是 Cadence 创新的体现。该芯片组采用 Cadence Janus NoC 技术,可为 UCIe IP 提供高达 64GB/s 的峰值带宽,为 LPDDR5 IP 提供高达 32GB/s 的峰值内存带宽。


与 Arm 携手,共同推进 Chiplet 生态系统

2024 年 3 月,Cadence 和 Arm 正式建立长期合作关系,以提供基于芯片的参考设计和尖端软件开发平台。此次合作将 Cadence 强大的 IP 和 EDA 解决方案与 Arm 先进的 IP 技术相结合,大大降低了设计复杂性并加快了客户的产品上市时间。为进一步的发展奠定了基础,为客户提供了一个全面的开发平台,以实现极佳的性能和效率。

此次合作的核心战略是投资 Arm CSA,从而实现供应商之间更大的组件重用。Cadence 是 CSA 的积极贡献者,正在开发符合此标准的芯片。这些标准允许小芯片(包括 Arm计算子系统(CSS)和 Cadence 系统芯片)实现规模化并加快上市时间。


先进的 IP 技术创新

凭借数十年的 IP 和子系统设计专业知识,硅解决方案事业部可提供高价值解决方案来解决客户挑战。将功能抽象为小芯片 IP 可帮助客户更快地将创新推向市场。Cadence 掌握的先进封装和互连技术可实现可扩展的高性能解决方案,从而提高效率并推动技术进步。


利用 Chiplet 技术改变行业

从单片 SoC 转向基于小芯片的设计,其驱动力在于提高设计效率、缩短平台更新周期以及优化功率、性能和面积(PPA)指标。小芯片支持多代工厂业务模式,在同一封装内集成跨代工厂工艺技术。随着技术密度扩展放缓,芯片对于克服摩尔定律限制和工艺掩模版限制至关重要。新的封装和互连解决方案(包括 2.5D 和 3D 封装以及 UCIe 等芯片到芯片接口)支持这种变革性方法,为客户提供了加速创新和市场准备的途径。



  结 语  

Cadence 在小芯片技术方面的开创性工作代表了半导体行业的重大进步。Cadence 通过创新的架构、强大的 IP 和战略合作伙伴关系,为效率、可扩展性和性能树立了新的标杆。这些发展满足了高性能计算、汽车和数据中心行业不断变化的需求,并帮助客户克服设计挑战并加快产品上市时间。Cadence 始终致力于突破技术界限,塑造小芯片生态系统的未来。                            

来源:Cadence楷登
System半导体通用汽车芯片Cadence控制工厂
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-10-26
最近编辑:10月前
Cadence楷登
签名征集中
获赞 4粉丝 122文章 688课程 0
点赞
收藏
作者推荐

技术博客 I 单级小信号 RF 放大器设计

本文要点小信号 RF 放大器的用途。用于小信号 RF 放大器的分压器晶体管偏置电路。单级小信号 RF 放大器的设计步骤。几乎所有的电子电路都依赖于放大器,放大器电路会放大它们接收到的输入信号。基本的放大器电路由双极结型晶体管组成,晶体管偏置使器件在有源区运行。晶体管的有源区用于放大目的。当晶体管偏置为有源区时,施加在输入端子上的输入信号会使输出电流出现波动。波动的输出电流流过输出电阻,产生经过放大的输出电压。有些放大器能放大微弱 RF 输入信号且(与静态工作点相比)输出电流波动较小,它们称为小信号 RF 放大器。小信号 RF 放大器的设计可以采用共基极、共发射极或共集电极配置。本文将重点介绍共基极小信号 RF 放大器设计。 01单级小信号 RF 放大器小信号 RF 放大器可以是单级放大器,也可以是多级放大器。在单级小信号 RF 放大器中,使用晶体管来放大输入信号。向偏置设置在有源区的晶体管提供输入信号。根据输入信号的变化,输出电流也随之变化,从而得到放大后的输出电压。小信号 RF 放大器也可称为电压放大器。设计小信号 RF 放大器所需的输入包括输出电流、输出电压、直流偏置电压和晶体管电流增益。电流增益是晶体管的内部特性,可从产品手册中获取。 接下来,我们来了解一下小信号 RF 放大器的晶体管偏置。小信号 RF 放大器的分压器晶体管偏置小信号 RF 放大器的设计从晶体管偏置电路开始。让我们以一个具有高电平值 NPN 晶体管的共基、小信号 RF 放大器设计为例。集电极电流和集电极输出电阻上的电压分别构成输出电流和输出电压。用 VCC 来表示输入偏置电压。请注意,在本例中,我们使用分压器晶体管偏置电路进行进一步讨论,因为它是放大器中最常用的晶体管偏置电路,而且电路结构简单,工作点稳定性较好。当晶体管采用共基配置时,晶体管基极和集电极端的电阻 R2 和 RC 将晶体管连接到直流输入电压 VCC。电阻 R1 和 RE 分别将晶体管的基极和发射极接地。通过选择合适的电阻值,可以固定晶体管放大器的工作点。分压器晶体管偏压使晶体管的工作点几乎不受放大倍数(β 值)影响。因此,分压器偏置电路也称为与 β 值无关的偏置电路。要设计这种晶体管,应遵循几个关键步骤。 02单级小信号 RF 放大器的设计步骤设计带分压器晶体管偏置的小信号 RF 放大器时应遵循以下步骤:1针对给定的设计参数,即输出电流 (IC)、输出电压 (VC)、直流偏置电压 (VCC) 和晶体管电流增益,选择晶体管的工作点。2考虑到偏置稳定性,发射极电阻 RE 上的电压固定为 VE。3对于高 β 值晶体管,集电极 (IC) 和发射极 (IE) 电流大致相等。根据 IE 和 VE,设计电阻 RE 时使用的公式为 4电阻 RC 的计算公式为 5根据 IC 和 β,基极电流为 6对于硅晶体管,基极和发射极上的压降 VBE 等于 0.7 V。基极电压 VBB 的计算公式为 7从直流输入电压到晶体管基极的电流为 IBB。假设 IBB 值,则电阻为 8根据公式 R1,可设计电阻 R2 9耦合电容器 Cin 和 CC 设计为阻断直流电流,只允许交流电流通过。10旁路电容器 CE 按照公式设计 按照上述步骤,就可以设计出一个小信号射频放大器。在小信号 RF 放大器设计中,稳定晶体管的工作点是一个重要问题。晶体管的内部特性会随温度变化而变化,这会影响放大器的工作点和功能。Cadence Celsius Thermal Solver 是业界首个面向电子工程师的热分析技术。它为单片微波集成电路(MMIC)、集成电路封装、射频 PCB、模块和微波/射频系统提供了完整的电热协同仿真技术。Celsius Thermal Solver 集成在 Cadence AWR Design Environment 平台中,为元件密集的大型射频/微波系统和高功率放大器(HPA)的设计验证和签核提供随时可用的高容量电热分析(图 1)。 图 1:使用 Celsiu Thermal Solver 对射频功率器件和合路器汇流排进行分析利用有限元分析(FEA)场求解器与先进的自适应网格划分技术相结合,Celsius Thermal Solver可以分析复杂固体结构中的稳态热传导,包括带过孔和气桥的氮化镓/砷化镓(GaN/GaAs)场效应晶体管(FET)和高电子迁移率晶体管(HEMT)器件,以及带有凸点或键合线的复杂封装。强大的 3D 热分布分析与自动化环境中的 3D 电气仿真相结合,实现真正的电热协同仿真,对温度和电流之间的重要相互作用进行迭代。 来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈