DDR接收端非线性及其建模

DDR接收端非线性，正在悄悄吞掉链路裕量

原创｜信号完整性设计

 

串扰、损耗、抖动之外，DDR链路还有一个常被低估的变量：接收端非线性。AMD在DesignCon 2025上的一篇论文指出，传统小信号AC模型和LTI统计工具，可能会系统性高估链路裕量。对于正在逼近物理极限的服务器DDR来说，这已经不是一个可以忽略的细节。

做高速链路设计的人，对串扰、ISI、反射、抖动这些问题都不陌生。但随着服务器平台持续追求更高带宽、更密集布线和更苛刻的功耗约束，一个过去经常被放在次要位置的因素，开始变得越来越关键——Receiver Non-Linearity，也就是接收端非线性。

这篇来自AMD的DesignCon 2025论文，讨论的正是这个问题：DDR链路中的接收端AFE，在大信号驱动下会发生压缩，而这种压缩会直接侵蚀眼图裕量，并改变我们对链路性能的判断。

更值得注意的是，这种影响并不能被传统的小信号分析完整捕捉。如果仍然沿用习惯性的线性模型，最终得到的前仿结果，很可能比真实硅片表现更“乐观”。

Figure 1： 先用Figure 1交代DDR链路背景和研究对象

为什么DDR比SerDes更容易受非线性影响？

论文给出的一个核心判断是：DDR链路不是一个典型的小信号系统。

原因并不复杂。第一，DDR大量使用单端信号，输入波形天然更容易出现不对称压缩；第二，DDR接收端面对的输入摆幅通常更大；第三，真实数据并不是单音激励，而是PRBS或随机序列构成的宽频输入，经过通道和均衡器塑形之后，到达AFE时已经是一个同时包含幅度变化和频率变化的复杂信号。

论文中给出一个典型例子：当Host和DRAM两侧供电都为1V，且Ron=Rtt时，DDR输入摆幅可达0.5V，共模电压约为0.75V。这说明进入接收端的信号，本身就已经具有明显的大信号特征。

换句话说，DDR里很多问题并不是“信号太小所以被噪声淹没”，而是“信号够大，以至于接收端开始偏离线性工作区”。这就是非线性问题在DDR里比很多传统SerDes场景更突出的根本原因。

如果把链路再拆开看，这个问题会更直观：信号从Tx驱动器出发，经过通道损耗、反射和串扰，到达Rx AFE后，首先要经历单端到差分的转换，再经过CTLE/VGA等模拟前端处理，随后进入DFE求和器与采样器。论文强调，非线性并不只发生在某一个孤立模块中，而是会沿着这条信号路径共同作用，最终反映在采样点看到的主光标高度和ISI分布上。

Figure 2： 非线性不是单点问题，而是会在Rx AFE、求和器和采样路径上共同累积。

为什么传统线性度指标不够用了？

在很多模拟或射频系统里，工程师常用1dB压缩点、HD2/HD3这样的指标来描述线性度。但论文明确指出：这些方法并不适合直接拿来描述DDR接收端的真实行为。

因为1dB压缩点更偏向低频或静态测试，HD2、HD3则更适合单音或离散频率激励。而DDR接收端面对的是一串宽带、随机、突发的数据流，它的非线性表现与输入模式、频谱成分、摆幅水平和AFE增益设置都强相关。

简单说，传统指标回答的是“某个频点会不会失真”，而DDR真正需要回答的是：当一段真实数据流穿过通道和接收端之后，整个眼图到底会被压缩多少。

更深入一点说，PRBS序列的频谱并不是集中在某一个音调，而是呈现出宽带分布；通道本身又像一个低通滤波器，CTLE则会对其中一部分频率成分进行强调。最终到达AFE输入端的波形，实际上同时包含了不同频率、不同幅度和不同过渡密度的组合。也正因为如此，传统射频领域那种“用一个压缩点概括线性度”的做法，在DDR里往往会失真。

Figure 3 或 Figure 5： Figure 3适合解释PRBS宽频特性；如果更想突出线性模型与真实波形差异，直接用Figure 5也很直观。

这篇论文提出了什么新方法？

这篇工作的价值，在于它没有停留在“提醒非线性存在”，而是提出了一套更可工程化的建模思路：直接从瞬态仿真中提取大信号非线性，再将其映射回链路分析工具。

具体来说，作者先用具有代表性的DDR数据模式激励通道和AFE，然后同时获得两组结果：一组来自小信号AC响应推导出的线性输出，另一组来自Spectre/Spice瞬态仿真的真实输出。接着，通过伪逆矩阵拟合，把线性输出转换成更接近真实大信号行为的模型输出。

在方法层面，论文给出了两种拟合路径：

• 一种是一阶Linear Best Fit（LBF），适合对线性模型做快速修正；
• 另一种是更高阶的非线性拟合，文中重点展示了六阶拟合对瞬态结果的逼近效果。

这件事的意义在于，接收端非线性终于不再只是一个“经验上要多留点裕量”的模糊概念，而是可以被提取、被量化、被回灌到工具中的工程参数。

如果用更工程化的语言来总结这套方法，其实就是把“线性世界看到的输出”记为 (Y_L)，把“瞬态仿真看到的真实输出”记为 (Y_T)，然后寻找一组最优系数，让 (Y_L) 尽可能逼近 (Y_T)。一阶LBF对应的是一个等效增益修正，高阶拟合则进一步引入二次、三次直到六次项，用来描述随幅度变化而变化的压缩效应。它的本质不是简单调一个增益值，而是在逼近一个幅度相关、模式相关的非线性传输函数。

论文还特别强调，训练输入必须具有代表性。作者测试后发现，完整一周期PRBS11在准确性和计算效率之间是较优平衡；如果序列太短，模型很容易“只记住训练样本”，却无法泛化到真正的DDR突发流量和孤立脉冲场景。

Figure 6 + Figure 7： Figure 6用来展示线性输出与瞬态输出的差异，Figure 7则进一步说明六阶拟合为什么能更接近真实大信号行为。

论文里最值得关注的几个结论

1）增益越高，不一定越安全

论文显示，随着AFE增益码提高，非线性压缩会变得更明显。它不仅会压低主光标h0，还会带来Eye Height和Eye Width的同步收缩。也就是说，很多时候通过加增益去“抢回”h0，可能会把系统进一步推向更严重的压缩区。

这里的关键不只是“眼图变差”这么简单，而是链路的最优工作点发生了偏移。在线性模型里，工程师可能会认为继续加大AFE增益就能带来更好的判决裕量；但在含非线性的真实世界中，增益提升一方面确实会拉高信号，另一方面也会放大压缩，导致主光标恢复与外侧眼图收缩同时发生。最终结果往往不是“增益越高越好”，而是存在一个与通道、PVT和输入摆幅共同决定的最优点。

2）PRBS11是一个很实用的训练输入

作者发现，在精度与计算成本之间，完整一周期的PRBS11（2047 bit）是较好的平衡点。更短的序列无法很好泛化到真实数据模式，而更高阶PRBS带来的收益则没有显著超过其成本。

这一结论很有工程价值，因为它直接回答了“模型训练样本该怎么选”的问题。对于前仿团队来说，这意味着不必为了追求理论最完整而把训练序列无限拉长，但也不能为了节省仿真时间而把模式缩得太短。论文还验证了PRBS训练得到的系数可以较好覆盖DDR典型的突发场景，例如Idle-to-Read或孤立脉冲输入，这使得方法具备了从实验样本走向真实业务流量的基础。

3）六阶拟合更接近真实，但LBF更容易落地

对工程团队而言，这其实是最关键的部分。六阶拟合更接近瞬态仿真结果，适合精细分析；而LBF虽然更粗糙，但它足够轻量，更适合大规模SoC、多lane、多PVT场景下的快速评估。

论文甚至给出了一组很实用的数据：对于一个100mV眼高、0.25UI眼宽的场景，一阶LBF相对六阶拟合的误差约为8mV和0.008UI。这意味着LBF不是最精确的方法，但它能提供一种带保守性的、可批量部署的近似解。

换句话说，六阶拟合更像“精细建模工具”，帮助设计团队理解真实物理现象；LBF更像“系统级折中模型”，帮助大规模分析工具在速度与精度之间取得平衡。对于大SoC上成百上千条lane的设计验证来说，这种层级化方法其实非常现实：关键lane做高精度拟合，其余lane用简化模型扩展，就能把局部高保真分析转化成全局可操作的方法论。

Figure 8(a) + Figure 8(b) + Figure 13(a)： Figure 8(a)用来看EH、EW和h0随增益变化的整体趋势，Figure 8(b)强调同一gain code下的裕量损失，Figure 13(a)适合补充LBF与六阶拟合的误差关系。

对LTI工具和产业链意味着什么？

这篇论文并没有否定LTI统计工具的价值。恰恰相反，它试图回答的是：在计算效率仍然重要的前提下，如何让LTI工具看到一个更接近真实世界的DDR链路。

论文提出了两条现实路径：

• 把非线性造成的裕量损失，折算成眼图mask中的电压/时间惩罚；
• 用LBF修正后的传递函数生成脉冲响应，让统计工具至少纳入“压缩后的增益现实”。

从产业视角看，这背后反映的是一个更深层的趋势：未来高速接口的竞争，不只是工艺、架构、带宽规格的竞争，也是建模精度和工具闭环能力的竞争。

这两条路径分别对应两种不同的工程哲学。第一种“矩形mask修正”更适合在已有统计流程不大改动的前提下，快速把非线性损失预算化、规则化；第二种“LBF修正传递函数”则更进一步，把非线性的影响前移到脉冲响应生成阶段，让后续统计眼图和BER分析天然建立在一个更接近真实硅片的模型之上。前者胜在简单直接，后者胜在物理一致性更强。

论文还提到一个很有现实意义的结论：训练得到的非线性系数具有一定的lane泛化能力。也就是说，不一定需要对每一条lane都重复做完整的高精度瞬态拟合；在一些场景下，可以从最差lane提取系数，再用于相邻或相似lane的快速分析。这对于多通道DDR控制器和大型SoC的预研流程尤其重要。

Figure 12 + Figure 13(c) + Figure 11： Figure 12适合说明mask法如何引入非线性惩罚，Figure 13(c)适合说明LBF修正的物理含义，Figure 11则可补充多lane泛化能力。

谁能更早把这些大信号非理想因素纳入前仿，谁就更有可能在后硅相关性、功耗优化、量产鲁棒性上占据优势。这类能力不会像“某款芯片发布”那样直接走到台前，但它会决定很多平台最终能不能把纸面带宽真正兑现出来。

写在最后

这篇DesignCon 2025论文最值得重视的地方，不只是它提出了一种新的仿真方法，而是它明确指出：在高带宽DDR时代，非线性已经不是尾部误差，而是主干变量。

对工程师来说，这意味着链路建模方法需要升级；对EDA/IP厂商来说，这意味着工具能力边界正在被重新定义；对产业观察者来说，这意味着底层接口能力，正在成为高性能计算平台竞争中更隐性的护城河。

当系统越来越接近物理极限，最危险的往往不是“看得见的损耗”，而是那些被线性模型悄悄掩盖掉的压缩。

 

一句话总结：DDR时代，真正影响链路成败的，可能不只是串扰和损耗，还有接收端非线性。

你认为，未来DDR/LPDDR/GDDR甚至HBM接口设计中，接收端非线性会不会成为下一轮SI工具升级的重点？欢迎留言交流。

如果这篇解读对你有帮助，欢迎点个“在看”，也欢迎转发给做高速接口、SI/PI、芯片互连的朋友。

参考论文

论文来源：Kanupriya Bhardwaj（AMD），DesignCon 2025
论文题目：Modeling and Study of Non-Linearity in Double Data Rate (DDR) Memory Links