首页/文章/ 详情

Cadence 推出 ChipStack™ AI Super Agent,开辟芯片设计与验证新纪元

5月前浏览473

全球首个 AI 驱动的超级智能体,能够根据规格和高层次描述自主创建并验证设计



     


中国上海,2026 年 3 月 2 日 —— 楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布,推出用于前端芯片设计与验证的代理式 AI 解决方案 —— ChipStack AI Super Agent,标志着在重新定义半导体设计方式上迈出了变革性的一步。Cadence® ChipStack AI Super Agent 是全球首个用于自动化芯片设计与验证的代理式工作流,可将代码设计、仿真平台搭建、测试计划创建、回归测试编排、问题调试与自动修复的效率提升 10 倍。


 

Cadence 总裁兼首席执行官 Anirudh Devgan 表示:“ChipStack 代表了我们 design-for-AI 与 AI-for-design 战略的一次重大飞跃。我们将代理式 AI 直接应用到客户的前端设计流程中,以应对现代芯片日益增长的复杂性与规模挑战。通过利用能够自主调用底层工具的智能代理,我们能够在关键设计与验证任务中为客户带来显著的生产力提升,同时让稀缺的工程人才专注于创新。”

 


新推出的 ChipStack AI Super Agent 充分体现了 Cadence Intelligent System Design 理念,即 AI 编排、基于原理的仿真以及加速计算无缝结合,为半导体与系统创新提供变革性解决方案。该代理式 AI 解决方案可协调多个虚拟工程师,并全部基于 Cadence 的核心 EDA 工具运行。该技术将代理式 AI 与 Cadence 成熟的优化 AI 和 AI 助手解决方案相结合,这些技术迄今已应用于超过 1000 次流片,包括 Verisium 验证平台和 Cadence Cerebrus® 智能芯片探索器,以及 Cadence JedAI 数据与 AI 平台。

ChipStack AI Super Agent 可灵活支持基于云和本地部署的前沿模型,包括可通过 NVIDIA NeMo[1] 定制的开源 NVIDIA Nemotron[2] 模型,以及云端托管模型(如 OpenAI GPT),从而提升设计人员生产力。这进一步推进了真正“芯片智能体”(Silicon Agent)的愿景实现,覆盖交付下一代智能设备所需的多学科与多工作流程。


 

“我们的客户正面临工程人才,尤其是资深工程师的严重短缺,而这些人才对于实现产品路线图至关重要,”Cadence 副总裁兼研发总经理 Paul Cunningham 表示,“我们的 ChipStack AI Super Agent 将设计与验证效率提升到了新的高度,部署工作正在快速推进。”

 


Cadence ChipStack AI Super Agent 已在全球数家领先芯片设计与系统公司开展早期部署,包括 Altera、NVIDIA、Qualcomm 和 Tenstorrent 等。



     

“Cadence ChipStack AI Super Agent 帮助我们在部分领域的验证工作量大幅缩减了约 10 倍,使我们的团队能够更迅速、更自信地完成收敛,”Altera 工程高级总监 Arvind Vidyarthi 表示,“通过将交互式、工程师参与体验与 Cadence 先进的 AI 驱动验证技术相结合,我们正在实现跨越式的生产力提升,并在我们最复杂的设计中实现更深入的功能覆盖。”


“随着半导体复杂性的持续提升,AI 已经成为设计新一代芯片的必备工具,”NVIDIA 工业与计算工程总经理 Timothy Costa 表示,“我们与 Cadence 的合作,包括像 ChipStack AI Super Agent 这样的创新,展示了如何将心智模型(Mental Models)和自动生成形式化测试计划等智能推理功能与 NVIDIA 加速计算相结合,为芯片设计师开启前所未有的生产力和效率水平。”


“Qualcomm 很高兴与 Cadence 合作评估 ChipStack AI Super Agent,面向更广泛的用户群体开展应用。”Qualcomm 工程副总裁 Paul Penzes 表示,“早期结果显示出令人鼓舞的性能提升,我们期待进一步实现生产力收益。”


“ChipStack 显著提升了我们的形式验证效率。”Tenstorrent RISC-V 核心首席工程师 Daniel Cummings 表示,“在针对三个关键设计模块为期三个月的评估中,验证时间最多缩短了 4 倍。在 Tenstorrent 硬件上运行该智能体还展示了我们为生产级大语言模型工作负载提供高性能本地推理能力的优势。”



     





Cadence ChipStack AI Super Agent 现已提供早期访问版本。如需了解更多信息,请访问 Cadence AI for Design[3] 产品页面。

   

 

来源:Cadence楷登
System半导体航空航天汽车电子芯片UMCadence数字孪生
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2026-03-13
最近编辑:5月前
Cadence楷登
签名征集中
获赞 4粉丝 122文章 688课程 0
点赞
收藏
作者推荐

采用下一代低功耗DRAM和Microsoft RAIDDR ECC技术,为人工智能应用提供可靠性

业界首款专为数据中心设计、采用 RAIDDR ECC 算法的 LPDDR5X IP 系统解决方案 中国上海,2026 年 1 月 19 日 —— 楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布,推出业界首款专为企业与数据中心应用设计的高可靠性 LPDDR5X 9600Mbps 内存 IP 系统解决方案。该创新方案融合了 Cadence 经过量产验证的 LPDDR5X IP 与微软的先进冗余独立双倍数据速率阵列(RAIDDR)纠错码(ECC)编码方案,实现了兼具高性能、低功耗与稳健可靠性的强强组合。微软已成为首个部署该新款系统解决方案的客户。在 AI 基础设施构建浪潮中,LPDDR5X 凭借其在处理 AI、HPC 及其他内存密集型工作负载方面的卓越能效与性能,正逐渐受到数据中心的青睐。尽管基于 LPDDR5X 的系统能降低功耗并缩短运行时间,但超大规模数据中心运营商始终面临一种困境,即功耗、性能、面积(PPA)与 DDR5 内存的可靠性、可用性、可维护性(RAS)难以兼得。新推出的这一内存 IP 系统解决方案基于 LPDDR5X DRAM 技术,在紧凑封装中保持了 PPA 优势,同时实现了企业级 RAS。该解决方案支持高达 9600Mbps 的数据传输速率,其边带 ECC 性能可媲美传统 DDR5 ECC 实现方案,堪称数据中心应用的理想之选。该方案的核心是微软的 RAIDDR ECC 编码方案——一种新一代纠错算法,它实现了接近单颗粒数据校正(SDDC)的精度,以极低的逻辑开销实现业界领先的准确度与故障检测能力。RAIDDR 的防护级别等同于传统 DDR5 RDIMM 应用中基于符号的 ECC 算法。该款新内存系统解决方案的核心优势包括:支持采用 LPDDR5X DRAM 的 40 比特通道兼具 9600Mbps 高性能与低功耗特性企业级 RAS 性能,可靠性媲美 DDR5 标准的基于符号的 ECC 技术支持边带 ECC,最大化通道带宽利用率紧凑型封装设计,适配空间有限的系统 “我们的 LPDDR5X 9600Mbps 系统解决方案标志着面向企业和数据中心市场的内存创新达到了重要里程碑,”Cadence 高级副总裁兼芯片解决方案事业部总经理 Boyd Phelps 表示,“通过将 LPDDR5X 的高速和能效优势,与微软 RAIDDR ECC 创新技术的可靠性相结合,我们交付的解决方案在高性能、低功耗内存系统领域实现了突破。” “微软很荣幸推出 RAIDDR——新一代企业级 DRAM 符号级 ECC 算法。该算法能提供卓越的准确性与可靠性,”微软系统规划与架构企业副总裁 Saurabh Dighe 表示,“通过与 Cadence 合作并借助其 LPDDR5X 系统 IP,我们正在推动行业采用高性能、低功耗的数据中心解决方案。” Cadence 的内存 IP[1] 解决方案以完整子系统解决方案的形式提供,专为高性能 AI 训练和推理应用而设计。2025 年 7 月,Cadence 推出了业界首款运行速率达 14.4Gbps 的 LPDDR6[2] 内存 IP 系统解决方案,为客户未来的性能升级提供了强大的技术路线图。Cadence 为 HPC 和 AI 应用提供了全面的、经过硅验证和 PPA 优化的内存与接口 IP 产品组合,包括关键行业标准的最新版本,如 LPDDR、HBM、DDR5、PCI Express® (PCIe®)[3]、Universal Chiplet Interconnect Express™(UCIe™)[4]、UALink[5]、Ultra Ethernet[6] 以及高速以太网,还提供包含验证 IP[7] 且支持小芯片(chiplet)[8]技术(包括 3D-IC)的各种广泛解决方案。 来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈